Cadence向SoC和ASIC仿真验证市场扔出一对“王炸”

随着智能产品时代来临，多核的SoC内部电路设计随便就超过了1亿门。这让芯片的仿真验证变得异常复杂，再加上在不同的大型操作系统上，还要运行几乎是无限的软件，在这些SoC设计过程中仿真、验证、软件测试，相比过去的RTOS环境，要复杂得多。目前任何一颗28纳米以上的SoC，为了争取更快的上市时间—例如手机一颗主芯片的生命周期是一年---动辄需要的硬件工程师近200人，软件工程师则是近千人。如果再维持传统的芯片设计流程，可能既在资金上承受不起，在时间上也根本耽误不起。

在日前的新产品媒体发布会上，Cadence 公司全球副总裁石丰瑜(Michael Shih)和Cadence 公司系统与验证事业部产品管理与运营副总裁 Michal Siwinski，向电子工程专辑记者介绍了公司的两款仿真(Simulation和Emulation)平台新产品Xcelium和Protium S1，它可以为SoC设计业者大大缩短设计时间和成本，明显地提升IC设计效率。

Cadence 公司全球副总裁石丰瑜(Michael Shih)（上图）对电子工程专辑解释，IC设计将验证比作是人类的体检，验证就是在为产品“买保险”。过去芯片没有现在这么复杂，功能仿真可以找到大部分的问题，多做几次住址，设计中的问题就可以检查到。但是现在的芯片越来越复杂，在芯片上运行的软件也非常复杂，全靠仿真(Simulation)已经是做不完了。

“从千万门变成了1亿门、10亿门，仿真工作正变得做不完。工艺越来越先进，芯片尺寸更小，功耗问题更突出，如何仿真出功耗，这都是要在设计中解决的问题，不能等到流片再解决。” 石丰瑜对记者说。“过去的RTOS系统，上面不会安装什么应用软件，现在手机、彩电、车机上，都在跑安卓、iOS，现在不仅要做软件测试、还要测软件运行时的功耗、带宽等。现在验证已经是个无穷尽的活，IC设计人员只能是尽量去做，让大问题尽早地、高效地找出来。Cadence作为一家EDA工具供应商，我们有责任去帮助客户解决它。”

Cadence 公司系统与验证事业部产品管理与运营副总裁 Michal Siwinski

在28纳米、16纳米工艺下，开发一颗SoC的投资巨大，如果能够为客户提供类似于“体检”的产品，成本也不高，能为提前发现问题，那这就是客户真正需要的产品。Cadence 公司系统与验证事业部产品管理与运营副总裁 Michal Siwinski表示，这一次Cadence要发布并行仿真、快速SoC 仿真的工具Xcelium，而上一代Cadence的编译代码仿真器，如Incisive，客户使用时间已经超过了20年。

今年三月Cadence发布了业界首款已通过产品流片的第三代并行仿真平台Xcelium，它基于多核并行运算技术，可以显著缩短SoC的面市时间。Michal Siwinski表示，较上一代仿真平台，Xcelium单核版本性能平均提升2倍，多核版本性能平均可提升5倍以上。目前Xcelium已经得到客户ARM和ST的验证。在门级仿真，ARM获得了4倍的性能提升，在RTL仿真获得了5倍的性能提升。ST的28nm FD-SOI SoC和ASIC设计上采用了Xcelium，在串行模式DFT仿真中得到了8倍的速度提升。

Michal介绍，第三代的Xcelium仿真平台源于收购的Rocketick公司带来的技术，是业内唯一正式发布的基于产品流片的并行仿真平台。它可以节约项目数周至数月。全新的Xcelium仿真平台是Cadence验证套件家族的新成员，它可以与JasperGold Apps、Palladium Z1企业级仿真平台和Protium S1 FPGA原型验证平台共同使用，帮助工程师加快设计与创新步伐。

Palladium Z1企业级仿真平台采用了Cadence自主开发的CPU，在仿真(emulation)上深受客户认可。全球前20的半导体公司，有16家在采用，前10的智能手机/移动AP处理器厂商中，有9家在采用它。

在IC设计中，不仅是功能验证很重要，功耗、带宽等硬件的原型验证，在SoC中也非常关键。通过FPGA来为IC做原型验证，这是SoC设计的通用做法。Cadence推出用于芯片设计早期软件开发的FPGA原型验证平台Protium S1，搭载Palladium Z1硬件回事器，可以实现 硬件仿真和原型难的无缝衔接。

Cadence 公司系统与验证事业部产品管理与运营副总裁 Michal Siwinski向电子工程专辑记者表示，Protium S1采用了Xilinx Virtex UltraScale FPGA技术，设计容量比上一代平台提升了6倍，性能提升了2倍。它结合Cadence Palladium Z1硬件仿真回事平台的标准流程，使开发更平滑地从硬件仿真过渡到原形验证，大大提升芯片设计的效率。

Michal介绍了Protium S1的三大优势：

1、 超高速原型设计。这具备了先进的存储 单元建模和实现能力，可将原型设计启动时间(bring-up time)从数月降至数日，大大提前固件开发日程。

2、 方便使用与采纳。Protium S1平台与Palladium Z1共享一套通用编译流程，现有编译环境的重复利用率最高可达80%；两个平台之间保持前端流程高度一致。

3、 创新的软件调试能力。Protium S1平台提升多种提高固件与软件生产力的功能，包括存储单元后门读写、跨分区转存波形、force-release语句，以及运行时钟控制。

Protium S1还有多款不同的硬件升级版本，可以支持不同复杂程序的ASIC或SoC设计项目。

Candence也为Protium S1同时提供了很多的周边配件和软件支持工具。

最后，Cadence新品发布会参与成员集体合影，对于新产品Xcelium和Protium S1的上市信心满满。

本文为《电子工程专辑》原创，版权所有，转载请注明出处并附链接

关注最前沿的电子设计资讯，请关注“电子工程专辑微信公众号”。