广告

Xilinx集成RF信号链的Zynq UltraScale+ RFSoC开始发货

时间:2017-10-09 08:26:49 阅读:
Zynq RFSoC将RF数据转换器、SD-FEC内核以及高性能16nm UltraScale+可编程逻辑和ARM多处理系统完美集成在一起打造出了一个全面的模数信号链。射频-数字信号调节与处理通常分派给不同的独立子系统中,但Zynq UltraScale+ RFSoC将模拟、数字和嵌入式软件设计集成到单个单芯片器件上,实现了高度的系统稳健性。
广告

All Programmable技术和器件的全球领先企业赛灵思公司(Xilinx, Inc.,(NASDAQ:XLNX))今天宣布其Zynq UltraScale+ RFSoC系列开始发货,该系列是通过一个突破性的架构将RF信号链集成在一个单芯片SoC中,致力于加速5G无线、有线Remote-PHY及其它应用的实现。基于16nm UltraScale+ MPSoC架构的All Programmable RFSoC在单芯片上集成 RF 数据转换器,可将系统功耗和封装尺寸减少最高达 50%-70%,而且其软判决前向纠错(SD-FEC)内核可满足5G和DOCSIS 3.1标准要求。随着芯片样片向多家客户发货,Zynq UltraScale+ RFSoC系列早期试用计划现已启动。

用于RF信号链的片上系统

Zynq RFSoC将RF数据转换器、SD-FEC内核以及高性能16nm UltraScale+可编程逻辑和ARM多处理系统完美集成在一起打造出了一个全面的模数信号链。射频-数字信号调节与处理通常分派给不同的独立子系统中,但Zynq UltraScale+ RFSoC将模拟、数字和嵌入式软件设计集成到单个单芯片器件上,实现了高度的系统稳健性。该系列器件具有如下特性:

• 8个4GSPS 或16个2GSPS12位ADC

• 8-16个6.4GSPS 14位DAC

• SD-FEC内核、LDPC和Turbo编解码器完美集成在一起,可满足5G和DOCSIS3.1标准要求

• ARM处理子系统,采用四核Cortex-A53和双核Cortex-R5

• 16nm UltraScale+可编程逻辑配有集成Nx100G内核

• 多达930,000个逻辑单元和超过4,200个DSP Slice

ZynqRFSoC系列支持的应用包括massive-MIMO的远端射频单元、毫米波移动回程、5G 基带、固定无线访问、有线Remote-PHY节点、测试测量、卫星通信等高性能RF应用。

5G无线

Zynq UltraScale+ RFSoC器件能为下一代无线基础架构提供带宽密集型系统。如果没有系统级的突破,5倍带宽、100倍用户数据速率、1000倍网络容量等在内的5G要求均无法实现。Zynq UltraScale+ RFSoC集成了分立式RF数据转换器和信号链优化技术,这样Massive-MIMO的远端射频单元、无线回程和固定无线访问不仅可实现高信道密度,而且还能将功耗和封装尺寸减小50%-75%。在5G基带应用中,多个集成SD-FEC内核相对于软核实现方案而言,可将系统吞吐量提升10-20倍,并可满足严格的功耗和散热要求。

有线Remote-PHY

同样,在下一代有线宽带服务领域,ZynqRFSoC也实现了封装尺寸、能效和硬件灵活性的完美组合,可支持Remote-PHY系统。分布式访问架构推动DOCSIS 3.x PHY功能从集中头端设备转移到靠近消费者的Remote-PHY节点。通过用无所不在的以太网传输取代低效的模拟光传输,网络的容量、规模和性能得到了大幅提升。通过RF集成和支持LDPC FEC的信号链,RFSoC能确保灵活的R-PHY部署,从而可满足DOCSIS3.1更高的频谱效率要求。

供货情况

Zynq UltraScale+ RFSoC器件样片现已发货。支持Zynq UltraScale+ RFSoC器件的Vivado设计套件早期试用计划现已启动。对Zynq UltraScale+ RFSoC早期试用计划感兴趣的客户可联系您所在地的赛灵思代表。

本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
广告
热门推荐
广告
广告
广告
EE直播间
在线研讨会
广告
广告
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了