2017年9月19日，中国北京，Intel(英特尔)首次在中国举办了“Intel精尖制造日”。
这也是Intel继6个月前在美国举办的同类制造日会议之后的全球第二次高等级会议。
在北京的会议中，Intel制造和代工部门高层在其主题演讲部分不仅直怂其竞争对手，为工艺节点的定义正名，而且也首次为全球展示了其最新的10nm晶圆，并推出了面向物联网等应用推出的22FFL低功耗工艺。
“老虎不发威，当我是病猫吗？”在媒体采访环节当被问及为何此次直指台积电和三星时，Intel公司全球副总裁兼中国区总裁杨旭说到。
多年未公开谈论尖端制造的Intel在这几年中在做些什么？此次“精尖制造日”给出了答案。
全球首次亮相的10nm工艺
Intel在这次会议上首次向全球展示了其10nm晶圆，计划于2017年下半年投产。
Intel 声称其10nm工艺采用第三代FinFET技术，使用了超微缩技术(hyper scaling)，充分运用了多图案成形设计(multi-patterning schemes)，使得它拥有世界上最密集的晶体管和最小的金属间距，从而实现了业内最高的晶体管密度，领先其他“10nm”整整一代。
Intel公布的数据显示，Intel 10nm工艺的最小栅极间距从70nm缩小至54nm，且最小金属间距从52nm缩小至36nm。这使得逻辑晶体管密度可达到每平方毫米1.008亿个晶体管，是之前Intel14 nm工艺的2.7倍，大约是业界其他“10nm”工艺的2倍。同时，芯片的裸片面积缩小的幅度也超过了以往：22nm之前每代工艺的提升可带来裸片面积约0.62倍的缩减，14nm以及10nm则带来了0.46倍和0.43倍的缩减。
超微缩技术是Intel实现在先进节点裸片面积缩减的利器，尽管在会议中没有谈及具体的技术细节，但被多次提及。超微缩技术为Intel 14nm和10nm工艺提供了超乎常规的晶体管密度，并延长了工艺的生命周期。尽管工艺节点间的开发时间超过两年，但超微缩能使其完全符合摩尔定律。
纵向来看，相比之前的14nm工艺，Intel 10nm工艺提升了25%的性能和降低45%的功耗。全新增强版的10 nm工艺，10nm++，则可将性能再提升15%或将功耗再度降低。
“如果我们再横向的与业界其他竞争友商的16/14nm工艺相比，就会发现Intel 14nm工艺的晶体管密度是他们的1.3倍。业界其他竞争友商10nm工艺的晶体管密度与Intel 14nm工艺相当，却晚于Intel 14nm工艺3年。”Intel公司执行副总裁兼制造、运营与销售集团总裁Stacy Smith强调到。
工艺节点的数字游戏
Intel在此次会议中多次直接与台积电和三星的技术指标进行了对比，实属少见。
在2014年Intel推出14nm工艺之后不到一年的时间内，三星和台积电都陆续推出了自己的14nm工艺和16nm工艺。2016年底，三星和台积电又相继推出了自己的10nm工艺，看起来这也比Intel的10nm工艺早了将近十个月。
然而Intel高级院士、技术与制造事业部工艺架构与集成总监马博(Mark Bohr)却不认同这一看法：一些公司即使晶体管密度增加很少，或者根本没有增加，但他们仍继续为工艺节点命新名，结果导致这些新的节点名称根本无法体现位于摩尔定律曲线的正确位置。
“行业亟需一种标准化的晶体管密度指标，以便给客户一个正确的选择。客户应能够随时比较芯片制造商不同的工艺，以及各个芯片制造商的‘同代’产品。但半导体工艺以及各种设计日益复杂使标准化更具挑战性。”Mark Bohr说。
他认为，无论是用栅极距(栅极宽度再加上晶体管栅极之间的间距)乘以最小金属距(互连线宽度加上线间距)，还是用栅极距乘以逻辑单元高度进行计算，都不能真正衡量实际实现的晶体管密度，因为它们都没有试图说明设计库中不同类型的逻辑单元及这些指标量化相对于上一代的相对密度。
他在演讲中给出了Intel的密度公式。“行业真正需要的是给定面积(每平方毫米)内的晶体管绝对数量。”Mark Bohr认为，每个芯片制造商在提到工艺节点时，都应披露用这个简单公式所测算出的MTr/mm2 (每平方毫米晶体管数量(单位：百万))单位中逻辑晶体管密度。只有这样，行业才可以厘清工艺节点命名的混乱状况，从而专心致志推动摩尔定律向前发展。
摩尔定律不会失效
Intel公司执行副总裁兼制造、运营与销售集团总裁Stacy Smith在其开场演讲中花费了不少时间来阐述这个观点。
Stacy Smith认为，每一个节点晶体管数量会增加一倍，14nm和10nm都做到了，而且晶体管成本下降幅度前所未有，这表示摩尔定律仍然有效。如果再加上创新技术，可以保证摩尔定律长期有效。
多年来，业界对此定律一直存在争议。在这次会议中，Intel主动进行了响应，也为其定义工艺节点的正统地位继续夯实了基础。
20170920-intel-22
持续的研发投入
持续的研发投入是Intel保证摩尔定律持续有效的策略。随着工艺的发展，工艺节点之间的时间已经延长，成本也更加昂贵，这是整个行业正在面临的问题。就算仅仅是把设备安装到已有的晶圆厂中，就要花费70亿美元，越来越少的公司可以承担得起推进摩尔定律的成本。
此外，为了推动摩尔定律在未来的继续前进，以及可能的后摩尔时代的到来，Intel还积极研究如nm线晶体管、III-V 材料(如砷化镓和磷化铟)晶体管、硅晶片的3D堆叠、高密度内存、紫外光(EUV)光刻技术、自旋电子(一种超越CMOS的技术，当CMOS无法再进行微缩的时候，这是一种选择，可提供非常密集和低功耗的电路)、神经元计算等前沿项目。
为了证明摩尔定律持续将继续有效，Intel给出了如下工艺技术路线图。
