为物联网SoC整合低功耗蓝牙IP技术

蓝牙、Wi-Fi、LTE和5G技术使得无线连接得到广泛应用。虽然每一种技术有其独特的功能和优势，设计人员必须确定是要将它们整合在单个芯片内，还是使用外部的无线芯片解决方案。物联网(IoT)应用整合无线功能的优势正变得日益显著，尤其是在朝向更先进工艺进行设计时，必须要考虑这一点。目前，具有低功耗特性的蓝牙技术正成为可穿戴设备和对象追踪或“智能”物联网应用的标准选择。蓝牙5 (Bluetooth 5)标准预计将以更广的范围、更快的速度和超越点对点通讯的能力，进入智能家庭应用。

根据Synopsys最近进行的用户调查显示，受惠于新的可穿戴设备IC市场贡献，从2013到2015年的物联网SoC设计大幅成长。此外，根据Teardown.com的资料，在其于2012至2015年拆解的800多款移动和可穿戴产品中，无线芯片的数量超过了产品的实际数量，表示在一些设计中采用了多颗无线IC。根据这些报告，可穿戴设备和智能硬件应用的成长，带动外加无线解决方案的设计增加，并为设计人员创造了机会，使其得以透过整合无线功能降低物联网SoC的成本和功耗。本文介绍在单芯片SoC中整合低功耗蓝牙等无线技术的好处，打造具有低功耗蓝牙物理层(PHY)和链路层IP的完整解决方案。

无线系统架构

在过去的数年内，出现了多种无线技术建置方案(图1)：

• 独立式RF收发器：在该传统建置方案中，收发器芯片中包含控制器和PHY，或称链路层和PHY(以蓝牙情况而言)。收发器芯片连接至主SoC，其中包含软件堆栈和应用程序代码。

• 无线网络处理器：该建置使用整合无线协议堆栈的专用处理器，从而为无线芯片组带来更多价值，并让主SoC可将资源专注于应用中。

• 全整合式无线SoC：这是一种单芯片的单一建置方案，适用于特定的无线技术，尤其是用于物联网应用的低功耗蓝牙技术。链路层和PHY整合于SoC中，以执行所有的软件堆栈和应用程序代码。

• 无线组合芯片组解决方案：针对移动应用的传统架构，在单个收发器中结合了数种无线技术，如Wi-Fi和蓝牙，收发器并连接至包含数字调制解调器芯片的SoC。所有的软件、无线堆栈和应用程序代码均位于外部的非挥发性内存中。

图1：蓝牙芯片建置选项（来源：ti.com）

在决定哪种建置方案能为目标应用带来最大好处时，工艺技术起着关键作用。独立式RF收发器采用了如180nm的传统节点。对于无线网络处理器，无线协议堆栈嵌入于RF收发器中，通常使用成熟的90nm节点。而在整体式无线解决方案中采用40nm和55nm技术的节点正日渐流行，这归因于可用的嵌入式闪存和混合信号IP(包括无线IP)的结合。这种类似的整体式无线SoC解决方案预计普遍采用28nm节点。其中，协议堆栈、RF收发器以及应用程序代码则整合于单个SoC中。

针对移动应用处理器，无线组合芯片(Combo)解决方案仍是流行的架构，它能利用最先进工艺为芯片面积和成本实现优化。这些系统具有无限制的芯片外内存，可为程序设计人员提供更多资源，但系统中的总芯片数将多达三个，而在其他三种建置方案中的芯片数为1或2。这清楚显示，当工艺节点能有效搭配可用IP解决方案时，可为无线整合带来诸多好处，这同时也是全整合式无线SoC系统架构变得普遍的原因所在。

工业应用案例

对于当前的穿戴式设计，如仅用低功耗蓝牙实现无线连接的的健身手环，内含一颗SoC透过UART或I2C总线连接至外部的低功耗蓝牙IC。类似的，虚拟现实(VR)眼镜使用标准的蓝牙无线网络处理器与游戏控制器进行通讯。在门锁、照明和室内定位信标等智能家庭产品中也能发现外部低功耗蓝牙芯片组。这些例子显示将无线功能整合在系统SoC的机会，可带来更多的成本降低。

如果在设计中还包含较高带宽的无线技术，如Wi-Fi，则可使用整合了多种无线技术、处理器和外部内存的无线组合芯片解决方案。例如，扩增实境(AR)眼镜需要更高的处理能力，因此，设计人员必须提升类似的移动平台设计。

无线功能正取代传统上许多靠联机实现的功能。尤其是低功耗蓝牙，它用于诊断和传送低带宽信息，而之前传统使用的是UART、I2C、SPI和USB。

在SoC中整合无线技术的好处

现在，我们已知道将无线功能整合在单个SoC中所带来的机会，接下来讨论其优缺点。无线网络处理器(如独立的低功耗蓝牙解决方案)已持续用于认证系统中，简化了设计的模块认证过程。这些独立的低功耗蓝牙解决方案不仅能简化认证过程，还提供了可靠的连接，以及与组件(如天线等)相关的常见系统设计方法。

整体式解决方案能够提供更多益处，包括低功耗、低成本、低延迟以及较小的占位空间，推动市场开始采纳和设计完全整体式无线SoC。相较于使用SPI总线，透过AMBA AHB汇流传送的数据能够将延迟降低5~10个周期，延长空闲时间因而节省功耗。事实上，在最近发布的微软(Microsoft)无线功耗研究报告中指出，“在功耗方面具有支配作用的参数并不是主动电流或待机电流，而是在休眠周期结束后重新连接所需的时间，以及RF模块休眠的程度。”

除了功耗和延迟方面的改善外，无线整合方案还能去除完整芯片组、降低封装成本，以及减少所需的额外接脚和电源管理IP。这将使封装成本降低0.15美元以上，并减少20~30个用于连接更多无线网络处理器的接脚。这些节省加上移除重复的电源管理组件、减少PCB面积，能让整个系统的成本降低更具吸引力。

正如在teardown.com报告中提到的，在VR眼镜等系统中发现了多颗无线IC。蓝牙和Wi-Fi通常被结合在单一芯片中，但这些无线技术的要求很不一样。Wi-Fi支持更高带宽，而低功耗蓝牙则将功率降至最低。Wi-Fi能够支持高达300Mbps的速度，使用远超过40~100微瓦(uW)的收发功率，对内存有相当要求。为了支持Wi-Fi的传输速率，SoC必须以符合目标工艺技术的电压作业。而在蓝牙5中，低功耗蓝牙支持2Mbps的速度，使用的收发功率低于10uW，对于内存的要求更低，电压也较低，如最新40nm和55nm超低功耗工艺中使用0.9V。

整合低功耗蓝牙的优点显而易见，预计整体式无线SoC建置方案会在不远的将来变得普遍。对于采用55nm和40nm技术而要求极低功耗的物联网SoC，优势更加明显。这类物联网SoC还会利用电源管理技术、DC-DC降压转换器，以及使用厚氧化层等技术，进一步降低工作功耗和泄漏功耗。

完整的低功耗蓝牙PHY和链路层IP

例如，Synopsys针对5G、Wi-Fi、移动LTE与无线802.15.4应用提供范围广泛的无线和模拟IP选择，以及具有优化模拟前端、数据转换器以及包含PHY和链路层IP完整低功耗蓝牙IP解决方案的蓝牙技术。

Synopsys的完整DesignWare蓝牙IP解决方案配有PHY和链路层，兼容于最新的蓝牙规范，PHY支持蓝牙5和IEEE 802.15.4标准，可在ZigBee和Thread网络上实现连接。使用链路层，能够建立与整合数据加密和随机数生成的安全无线连接，在单个实例中实现8个同步连接，并提供与第三方软件堆栈和处理器的互操作性。PHY作业在低于1V的电压下，可获得更长的电池寿命，包括整合匹配网络的芯片收发器，以及单个“接脚-天线”(pin-to-antenna)接口和电压调节器，可降低BOM成本，并简化系统设计和整合。蓝牙PHY可在180nm、55nm和40nm节点上整合，协助设计人员利用先进工艺在功率、面积和性能方面带来的益处。对于物联网SoC设计而言，55nm和40nm上的PHY更具优势，原因在于这些工艺具有极低功耗与较小尺寸的优势。

DesignWare低功耗蓝牙IP解决方案通过蓝牙技术联盟(Bluetooth SIG)组织的认证，这对设计人员取得成功至关重要。该IP经历严格的验证过程，从完整的设计验证流程，到对产品验证测试(PVT)的完全特征化，以及与生态系统的互操作性。

（编按：本文作者Ron Lowman，Synopsys物联网策略营销经理；Manuel Mota，Synopsys蓝牙和模拟IP产品营销经理）

关注最前沿的电子设计资讯，请关注“电子工程专辑微信公众号”。