业界呼吁采用标准化版图单元的DFM方法

“目前的可制造性设计(DFM)技术太过复杂。”在近日于美国加州举办的Bacus光掩膜技术研讨会上，众多发言人纷纷表示。

“DFM成本太高，而且很难理解。”Cypress半导体公司负责工艺集成技术开发的首席工程师Artur Balasinski表示。他呼吁采用标准化、参数化的版图单元，并通过更完善的IC版图来提高可制造性。

英飞凌科技公司光学接近校正(OPC)专家Kai Peter简要介绍了一种光刻友好设计(LFD)方法，目前英飞凌在用于数字IC版图的库单元中就采用了该方法。他表示，目前流程已经建立，并能够检测到那些已通过设计规则检查(DRC)的版图中的“热点”。

“现在很难对与DFM有关的争议进行评论，因为业界对什么是DFM还没有达成共识。”Mentor Graphics公司物理验证业务部软件开发工程师Fedor Pikus介绍，“Mentor Graphics正在开发一种‘良率服务器(yield server)’，用来将综合方法中各种不同的工具和增强性能链接到DFM。”

从目前来看，Balasinski认为，面向设计的制造(MFD)由于使用简便因而较DFM更受欢迎。他举例说，如果想要修正器件失配，通常情况下会首选MFD的曝光校正法，而不是DFM针对间距和方向的设计规则法。他进一步指出：“这也意味着DFM必须降低成本才具有竞争能力。”

英特尔的DFM方法

我们将DFM定义为“防止和减少可变性的方法集”，英特尔公司逻辑技术开发中心高级设计总监Sunit Rikhi表示：“在技术定义期间，我们从源头预防可变性。”

英特尔的DFM方法包括了严格的设计规则。“我们在不断限制变化，因为变化会导致可变性。”Rikhi表示。在近日的英特尔开发者论坛(IDF)上，Rihki做了一场关于“随着工艺挑战加剧，英特尔如何展开DFM技术”的演讲。“在过去的三个技术时代，我们已经开发出一种基本技术，即在工艺定义中预先使用推测性DFM光刻仿真。通过以正确方式使用推测法，我们开发了光罩增强技术(RET)，现在已经写入工艺设计规则中。”他说。

但是对于那些没有统一的设计、工艺开发以及制造产品线的公司来说，他们可以紧密合作，从而与英特尔的工艺与产品并行开发方法相匹配吗？他们能利用商用的DFM工具来协同优化设计与工艺吗？

对此，VLSI Research公司总裁Risto Puhakka表示，代工厂、新创无晶圆厂以及EDA供应商们正在不断提高合作水平。

“那些拥有自己的工厂和工艺开发技术的公司毫无疑问具备了DFM优势。在过去几年间，许多无晶圆厂都感觉痛苦。但是我也发现，过去几年中，一些代工厂已经提供了与EDA工具的链接，这有助于缩小设计与制造之间的缺口。”Puhakka表示。

确实，在过去，代工厂总是小心翼翼地防止他们的工艺信息泄密。然而，一些无晶圆厂公司现在已经逐渐成长，他们强势地要求代工厂和大型EDA供应商开发接口，以便于DFM工具可以导入所需信息。例如，台积电就向其客户提供65nm的工艺信息。

“像高通和赛灵思等公司已经拥有非常强大的DFM计划。到目前为止，在要求台积电开放通信生产线，为向DFM工具中引进工艺信息而建立相关流程方面，这两家公司的呼声最大。代工厂已经拿出了向DFM工具输入信息的方法。此外，DFM工具自身也变得越来越强大。” Puhakka说。

然而在IP保护方面，Rikhi表示，“我仍然认为非IDM企业受制于契约参考和IP访问控制。我们收到一些DFM新创企业的消息，他们正在开发新的工具，这些工具既能让使用者隐藏他们的IP，又能把IP开放给设计的其它方，并且可以分开制造。”

F1：结构校正法IC设计流程采用标准化的版图单元，能够简化DFM设计

DFM有待改善

对于提高版图质量而言，目前有两种途径，除了采用更加严格的设计规则外，设计人员还可以利用优化且单元参数化的结构校正法(correct-by-construction)。“在这两种方法中，后者更可取。” Balasinski解释道，“因为后者的版图单元不是很多，所以很容易标准化。”

Balasinski表示，优化的IC版图减少了工艺可变性，并简化了掩膜制作。而针对模拟/RF设计，Balasinski认为，像指数级泄漏(exponential leakage)、RF电容耦合和器件失配等设计问题都可以通过减少工艺变化得到缓解。不过，他接着提出一个问题：谁应该采取主动？是工艺开发人员、CAD工具开发商还是设计师？

“在当前的设计流程中，设计与制造严重脱节。”Balasinski表示，“CAD人员在进行设计时并没有考虑可制造性，而设计进入制造阶段后却由于时间问题无法对版图进行修改。”不过他接着说：“整个流程仍有望得到改进。我们只对少量重要的版图单元进行了标准化，而且我们需要确保有合适的单元库供设计人员选择。”

单元参数化应当遵循结构校正工艺，用于确保一些工艺参数，比如最小临界尺寸足以保证器件的可印刷性和质量。“这样做会简化设计流程，”Balasinski说，“因为设计人员可以从一套固定的版图单元组中进行挑选。”通过一个样本版图的展示，Balasinski介绍，质量更佳的单元不一定会导致更大的面积。

Balasinski指出，标准化、参数化的版图会带来许多优势，除了能节省设计规则开发成本外，这些优势还包括：提高硅仿真校正、改进工艺变化控制、实现OPC环境控制、降低可变性、优化控制面积与质量的折衷，以及增强对掩膜临界尺寸的控制和度量。

在对一个问题的回答中，Balasinski提到：“Cypress公司的CAD部门一直都强调设计规则，但现在已经开始意识到更好的办法是采用参数化版图，因为更多的设计规则带来了更多的麻烦。”

虽然Balasinski将焦点集中在模拟/RF电路，但是英飞凌公司的Peter所讨论的则是数字芯片版图中的库单元。他介绍了一种采用Mentor Graphics的Calibre LFD功能的“按键”方法，该方法旨在向设计人员提供必要信息以创建对光刻工艺窗口较不敏感的版图。

将LFD引入设计流程会带来挑战，Peter表示，因为我们面对的目标用户是设计人员，而不是光刻工程师。“因此，工具中必须包含能够根据问题严重性进行分类的简单参数或LFD指示器。”他介绍，“此外，该方法需要预示光刻热点，并对版图进行优化以除去这些热点。”

Peter强调，库单元的开发始于工艺冻结之前，因此产生了如何获得早期的稳健工艺模型的问题。设置工艺窗口规范同样很重要，Peter特别指出，因为大范围的工艺变化将导致无数难以修复的问题。

英飞凌公司的流程以绘制好的库单元开始，利用初级工艺模型运行OPC，并提供一些信息以便于版图改进。随后，设计师可以对库单元版图进行修改。该工艺具有类似DRC的外观和感受，Peter说。

不过仍有许多工作要做。据Peter透露，目前流程仅提供“简单提示功能”，今后还需进一步完善。他表示，英飞凌公司希望摆脱设计规则，改用以模型为基础、使用工艺窗口且以仿真为主的方法。

从不同角度出发

Mentor Graphics的Pikus表示，DFM包括一系列技术，覆盖了从设计到芯片整个流程中的所有阶段。它面对不同的用户，这些用户通常不会使用同一种语言，而且他们各自的目标可能定义松散或互不兼容；此外，DFM可能还需要面对越来越多的复杂规则和检查。

通过处理少数几个被选中的良率损失区域中的问题，严格的设计规则可以简化DFM，Pikus说。但它们也掩盖了DFM的复杂性，而不是去管理DFM，并且在代替DFM优化时又“过于严格”，Pikus指出，最现实的答案是为IC设计人员提供完整的综合性解决方案。

Pikus简要介绍了Mentor Graphics公司能保存DFM数据库、可管理DFM工具并增强性能的良率服务器。该服务器接收分析数据、工艺数据和优化要求；然后输出DFM信息，同时解决工具与优化之间的冲突。

该良率服务器可以与设计人员进行交互，并允许设计人员对不同的抽象层进行选择。它可以向各种工具提供DFM分析数据，还可以提供可制造性问题的总体设计级浏览、单元级浏览和详细的多边级浏览。

Pikus介绍，良率服务器可以同时斟酌来自不同工具的多种增强性能，并撤消任何“有问题的增强性能”。例如，过孔直径加倍可能会增加桥接风险。

许多听众认为良率服务器听起来很不错，并当场询问如何实现。“Mentor Graphics将于近日发布框架的第一部分，”Pikus表示，“随着知识的积累，我们还会提供更高级别的技术。”

在本次Bacus研讨会上，加州大学的在读博士生Chul-Hong Park论述了用以检测光刻热点的一种快速“双图表(dual-graph)”方法。他称该方法是一种混合的热点检测方法，融合了以规则为基础和以仿真为基础两种方法的精粹。其检测结果与基于仿真的方法非常类似，但运行时间却要快很多，Park表示，不过该方法在故障检测方面有“少许开销”。

Bacus DFM会议上的另外一篇论文则提及了Cypress公司名为Dosemapper的方法。该方法通过采用扫描器激励补偿临界尺寸误差的方式，来提高临界尺寸的一致性，它对65nm及以下的IC可制造性有很大的影响，Cypress公司工艺工程师Nazneen Jeewakhan指出。

作者：葛立伟