囊括纳米设计三大功能，颖想TimeBench时序环境闪亮登场

EDA公司颖想科技(Incentia)将于8月17、18日在中国台湾地区举行的“EDA及测试研讨会暨展览会 (EDA&T)”上，发表先进的纳米设计时序环境──TimeBench。TimeBench是建立在该公司静态时序分析工具上面，并包括了纳米设计上所需要的三大功能：先进的OCV分析、精确及快速的信号完整分析，以及约束管理(Constraint Management)。

颖想表示，TimeCraft的先进OCV基于逻辑层级和实体位置而使用了多变的降额因子，为每个时序路径(timing path)选择了理想的降额因子。此一新技术可提升时序分析的准确性，并可有效的消除多余的timing guard-bands及过度保守的timing violations。

TimeBench的信号完整分析包括干扰(crosstalk)及噪声(noise)的分析功能。相较于一般net-Based的crosstalk分析方法，TimeBench并采用了time-arc的分析方式，以达到更精确的delta delay计算。此外，此一信号完整分析是整合在TimeCraft的快速engine上，并经由特殊的收敛算法来达到最快速的运行时间分析。

Constraint Management包含constraint checker、constraint debugger及qualified SDC writer三大功能。Constraint checker检验IC设计时constraint的正确性、完整性及一致性，并设法在设计流程的前期找出constraint的问题。constraint debugger允许使用者实时的验证和除错timing exceptions及timing path上的问题，然后由qualified SDC writer产生改良后的constraints。Constraint Management提供一个有效及容易使用的平台来验证、改良和除错IC设计上的constraints，并进而缩短整体时序验证的时间。