降低65纳米工艺技术风险，台积电力推最新DFM工具套件

台积电(TSMC)表示，透过与设计服务生态联盟(Design Service Ecosystem)伙伴的合作，已完成65纳米的可制造性设计(Design for Manufacturing，DFM)工具套件，可降低采用65纳米工艺技术的风险性，并确保芯片设计的投资效益。

台积电设计服务营销处资深处长温国燊表示，台积电一直积极与设计自动化(Electronic Design Automation，EDA)厂商进行DFM工具的验证工作，以确保先进工艺制造DFM数据与工具配合模型之兼容性，并在不影响芯片尺寸及芯片效能的情况下，进而缩短芯片从设计到量产的时程，提高芯片的初期成品率，同时确保芯片设计的投资效益。

目前通过台积电65纳米DFM工具套件验证的EDA合作伙伴有Anchor Semiconductor、Cadence Design System、Clear Shape Technologies、Magma Design Automation、Mentor Graphics、Ponte Solution、Predictions Software与Synopsys等多家公司。

以台积电所提供的DFM数据统一格式DUF (DFM Unified Format)为基础，台积电与合作伙伴已经进行多次数据兼容性的验证，确保这些自动化工具所产生的DFM数据仿真分析结果与台积公司的统一格式数据一致。芯片设计人员并可透过台积电验证的设计自动化工具，直接取得并使用台积电针对工艺开发并且经过加密的DFM资料套件。

为了确保芯片设计人员自不同公司DFM工具取得的数据格式与台积电工艺数据格式一致，DFM工具的正确性、功能性及可用性必须经过大量工艺数据的验证，此一艰巨的任务必须仰赖台积公司与设计相关合作伙伴的密切合作。台积公司藉由与主要设计自动化厂商的积极配合，多方验证其各种工具，共同推出多项完备的DFM工具套件，不仅能提高芯片初次量产即成功的比例，并降低芯片设计周期。