GCNano3DVG GPU IP引入了内容感知渲染，以提升可穿戴应用的图形处理效率 ...

戴伟民在致辞中强调，“超轻量（30 克以下）与超低功耗是 AR 眼镜商业化的核心门槛”。 ...

Cadence 在业内率先推出 eUSB2V2 IP，此 IP 基于先进的台积公司 N3P 工艺，符合最新的嵌入式 USB2 版本 2 标准，可以为笔记本电脑、AI 视频设备和先进的图像信号处理器（ISP）系统提供前所未有的功能。 ...

低功耗且紧凑的设计便于快速集成至先进的多媒体SoC ...

如今，Neoverse 技术的部署已达到了新的高度：2025 年出货到头部超大规模云服务提供商的算力中，将有近 50% 是基于 Arm 架构。 ...

该芯片集成 5900 个晶体管，突破二维半导体电子学工程化瓶颈，不但实现国际上二维逻辑芯片最大规模验证纪录，还具备单级高增益和关态超低漏电等优异性能，达到国际同期最优水平。 ...

通过智能优化ISP设置，精准匹配目标视觉感知引擎，实现卓越的目标识别性能 ...

经过了2023、2024两年的半导体下行周期后，MCU已经几乎“触底”了，2025年我们理应期待一下反弹。 ...

通过收购锐成芯微，概伦电子可快速切入高毛利的IP授权市场，优化收入结构。 ...

RISC-V今年生态发展水平如何？来看一组数据和一个具体的CPU IP... ...

Chiplet技术作为后摩尔时代突破性能瓶颈的关键路径，正加速从概念走向规模化应用。在这个过程中，各类设计验证工具也针对AI芯片特性迎来的全面升级，但要实现动Chiplet向“即插即用”生态演进，还有一系列难题需要解决…… ...

2025中国IC领袖峰会以“观沧海风云，磨芯剑锋芒”为主题，围绕AI、EDA工具、RISC-V等芯片设计热点话题，邀请了全球芯片设计产业链代表性企业探讨和分享了产业前沿的最新技术和行业最新的发展趋势。 ...

千亿门级设计复杂度、算法快速迭代带来的研发周期压缩，以及软硬件协同验证的迫切需求。面对这些挑战，思尔芯推出的“芯神鼎OD”双引擎平台，将加速复杂AI应用芯片的设计创新...... ...

我们按照十大技术类别将中国IC设计公司划分为：MCU、AI芯片、电源管理（PMIC）、功率器件、存储器、处理器、无线连接、射频与通信网络、传感器以及模拟，每个类别挑选出Top 10，外加上市公司和EDA、IP公司三个这三个类别各自的Top 10，共同组成Fabless100 3+10类Top10排行榜。 ...

IC 设计流程早期发现并解决功耗问题是成功流片的重要保障。英诺达公司立足于以客户需求为导向，帮助客户实现价值最大化，其数字中端 EDA 软件主要聚焦于低功耗系列工具，以静态验证领域为切入点，推出了几款成熟的产品，如 EnFortius® 凝锋® 系列低功耗工具和 EnAltius® 昂屹® 系列静态验证工具...... ...

Cadence AI借用大语言模型，再通过结合引擎优化，就可以加速IC设计、验证流程，进一步缩短芯片设计时长，大幅提升工程师的研发效率。 ...

阿里达摩院旗下的玄铁RISC-V品牌自2月28日在北京举办“玄铁RISC-V生态大会”以来，间接引发了国内IC界对RISC-V技术的关注度上升。 ...

Fabless 100上市公司排名是基于上市公司的公开数据，通过多维数据分析，对上市Fabless公司进行综合排名。经过加权对比计算出来。 ...

灿芯半导体宣布推出基于28HKD 0.9V/2.5V 平台的DDR3/4, LPDDR3/4 Combo IP 。该IP具备广泛的协议兼容性，支持DDR3, DDR3L, DDR4和LPDDR3, LPDDR4协议，数据传输速率最高可达2667Mbps，并支持X16/X32/X64等多种数据位宽应用。 ...

市场上有很多客户的需求，单靠模组厂商的能力是无法满足的，需要具备(主控)芯片设计能力的属性。所以江波龙在2020年组建了芯片设计团队…… ...

Conformal AI ECO 引入全新 Smart ECO 流程，使早期合作伙伴的运行时间缩短达 10 倍，补丁体积缩小 10 倍。 ...

新一代套件包括 AI 驱动的等价验证、ECO 自动化和低功耗静态签核产品 ...