SiC FET如何做到最大限度地降低电磁干扰和开关损耗？

在这个宽禁带半导体开关的新时代，器件的类型选择包括SiC MOSFET和GaN高电子迁移率晶体管（HEMT），它们都有自己特性并都声称拥有最佳的性能。但是，这两种都还不是理想的开关，这两种类型的器件都在某些方面有局限性，特别是在栅极驱动要求方面和“第三象限”操作方面。

SiC FET提供了另一种选择

但我们还有另一种选择。 UnitedSiC FET是SiC JFET和低压Si MOSFET的一种级联组合，具有SiC的速度优势，以及SiC最低传导损耗的优点，并且仅需要一个简单的栅极驱动和一个快速、低功耗的体二极管用于第三象限传导（图1）。图1：SiC FET — SiC JFET和Si MOSFET的级联组合

SiC FET的速度非常快，其边沿速率为50V/ns甚至更高，这对于最大程度降低开关损耗非常有用，但所产生的di/dt比值可达数安培/纳秒。通过封装和电路电感，这会产生极高的电压过冲并导致随后的电压振铃现象。在这种电流变化速率下，可简单分析得出，即使几十纳亨（nH）也可能产生数百伏的过冲（从公式E = –L(di/dt)得出）。对于快速切换的宽禁带器件，将这种杂散电感降至最低至关重要。但是，这在实际的布线中却很难实现，因为布线要求必须在高压组件之间保留安全距离，并且为了获得更好的热性能需要使用更大的半导体封装。

过冲有超过器件额定电压的风险，并给元器件的长期使用增添了压力，但是快速变换的边缘也会引起绝缘击穿，并会产生更多的EMI，导致需要使用更大、更昂贵且损耗更高的滤波器。因此，实际电路通常会故意降低此类快速开关的边沿速率，从而允许使用可能具有更低传导损耗和更小滤波器的低压器件，用来抵消稍高的开关损耗。

缓慢的开关边沿可减少过冲和EMI

有两种常见的减慢开关边沿速率的方法：通过增添栅极电阻和通过在器件的漏极-源极端之间使用一个缓冲器。

增加栅极电阻确实会降低dV/dt，从而减少过冲，但是对漏极电压随后出现的振铃现象几乎没有影响。栅极电阻的减慢效果取决于器件的总栅极电荷，而电荷又取决于诸如栅极-源极电容和“米勒”效应等的参数。当器件切换时，这些参数会表现为可变的栅极-漏极电容。导通和关断的延迟可以分别通过使用两个带控向二极管的栅极电阻来控制，但是，想要在所有工作条件下都达到这种总体优化的效果是有难度的。此外，增加栅极电阻会给栅极驱动波形带来延迟，这在高频应用中会是个大问题。

相反，简单的Rs-Cs缓冲器可通过增加开关的漏极电容来减慢dV/dt。它还有一个额外的效果：由于一些电流需要用来给Cs充电，因此器件关断时电压上升和电流下降之间的重叠会减少，从而降低了器件的开关损耗。开关导通时，必须限制电容器的放电电流，因此要串联一个电阻，当器件关断时，该电阻还可以抑制振铃。缺点是电阻器在此过程中不可避免地会消耗一些功率，并且半导体开关效率的增益会在一定程度上会被抵消。

缓冲器可以成为更低损耗的解决方案

SiC FET技术开发商UnitedSiC的研究表明，与单单增加栅极电阻相比，仅需一个非常小的缓冲电容和一个相应的低功率电阻即可实现对dV/dt、过冲和振铃更有效的控制。当小型缓冲器件与较低的Rg结合使用时，会产生更低的总损耗和更清晰的波形。这种方法对UnitedSiC的FET和传统的SiC MOSFET都适用。图2比较了一个有200 pF/10Ω缓冲器的器件（左）和一个添加了5Ω栅极电阻的器件（右）的振铃现象和dV/dt。虽然两种方法在关断时都差不多调谐到了相同的 峰值，但有缓冲器的版本明显有着更短的延迟时间和更好的振铃阻尼。

图2：使用RC器件缓冲可降低dV/dt，ID/重叠以及SiC MOSFET的振铃。（ID = 50 A，V = 800 V，TO247-4L；左：SiC MOSFET的关断波形，Rg.off = 0Ω，Rs = 10Ω，Cs = 200 pF；右：SiC MOSFET的关断波形，Rg.off = 5Ω，无器件缓冲）

总损耗包含传导损耗、上升和下降沿上的开关损耗，以及缓冲电阻中的任何功率消耗。通过与SiC MOSFET器件进行比较，在UnitedSiC上进行的测试表明，在高漏极电流下，当峰值电压调谐相当时，采用缓冲方案的关断能量损耗（EOFF）仅为单单采用栅极电阻时的50％。同时导通能耗（EON）略高（仅约10％），对于一个以40 kHz和48 A / 800 V开关的40mΩ器件来说，一个周期约275 µJ（或11 W）的缓冲器对其总体上的影响是正面的。这种比较在图3中以蓝色和黄色的曲线表示。黑色曲线代表了一个有缓冲器且优化了栅极导通和关断电阻的40mΩ UnitedSiC SiC FET器件的性能，与测量的SiC MOSFET相比，SiC FET的输出电容更低，本征速度更快，因此其损耗得到了进一步降低。

图3：比较SiC开关有无缓冲器时的总开关损耗

缓冲电容器在每个开关周期里都充分地充电和放电，但要注意的是，这些存储的能量并没有全部消耗在电阻器上。实际上，大多数CV2能量是在器件开启时消耗的。在引用示例中，在40 kHz，ID为 40 A，VDS为 800 V以及有着一个220-pF /10-Ω缓冲器的情况下，总功率消耗约为5 W，但电阻仅占0.8W，其余的都在开关中消耗了。这样就可以使用额定电压合适的小尺寸电阻器（即使是表面贴装型也可以）。

UnitedSiC的器件具有D2pk7L和DFN8×8以及TO247-4L封装形式，可实现最佳的热性能。 TO247-4L封装的部件与源极之间有开尔文连接，可有效消除源极电感的影响，减少了开关损耗，并在高漏极di / dt时生成更干净的栅极波形。

结论

器件缓冲似乎是处理开关过冲、振铃和损耗的一种“野蛮”解决方案，而这对于诸如IGBT之类较老的技术来说确实如此，因为它们的“尾电流”长，需要大型且有损的缓冲网络。但是，宽禁带器件，尤其是SiC FET，可以将该技术用为栅极电阻调谐的优良替代方案，以提供较低的总损耗，并且可以采用紧凑、廉价的元器件来实现。

(参考原文：Minimizing EMI and Switching Loss in SiC FETs)

责编：Amy Guan

本文为《电子工程专辑》2021年6月刊杂志文章，版权所有，禁止转载。点击申请免费杂志订阅