随着系统复杂性的不断提高,SoC设计团队承受着越来越大的压力,他们要以前所未有的更低成本和更短时间交付更高效的产品,而传统的设计方法和工具已达到极限。电子设计自动化(EDA)必须不断突破才能应对不断发展的SoC设计挑战。

片上系统(SoC)无处不在,尤其是在服务于新兴细分市场的电子产品中,例如5G、自动驾驶汽车和人工智能。这些复杂的业务需要实时处理每秒数十亿次的操作。随着系统复杂性的不断提高,SoC设计团队承受着越来越大的压力,他们要以前所未有的更低成本和更短时间交付更高效的产品,而传统的设计方法和工具已达到极限。电子设计自动化(EDA)必须不断突破才能应对不断发展的SoC设计挑战。

SoC设计从集成步骤开始,期间必须完成所选知识产权(IP)模块的互联。SoC设计目前所面临的挑战是要在紧迫的期限内实现最佳功耗、性能和面积(PPA)组合,同时,控制工程成本。在传统的EDA设计流程中,每项任务(功耗、架构、测试等)都由一支超专业的工程师团队执行。要完成设计,不同团队之间必须进行紧密沟通和持续的信息交换。而每一次新迭代都会重新启动信息交换过程。因此,迭代次数越多,对项目最终成本和完成时间的影响就越大。

传统SoC集成流程之所以不可避免地产生多次迭代,是因为寄存器传输级(RTL)设计需要不断微调和逐步优化,直到RTL2GDS合成流程实现最佳PPA结果为止。另外,前代项目软IP核的设计复用率需要提高到较高的水平,才能将设计价值最大化,并使IP核和SoC成为现成的商品。因此,设计方法必须做出创新变革,彻底颠覆传统EDA范例和工具,才能完成当今SoC项目要求的更多任务,而又不会占用过多的工程资源。值得注意的是,大多数EDA创新预计都将在架构级别、在SoC集成期间以及RTL2GDS实施之前进行。

以下所述的创新方法将有助于应对SoC目前面临的挑战。

图1: 设计信息的综合处理(来源: DeFacto Technologies)

更早开始SoC构建过程

加速SoC构建过程需要EDA设计工具在处理设计信息时实现更高程度的自动化。本文介绍的解决方案包含了一个可容纳多种设计领域和格式的统一数据库。在SoC构建过程中,必须尽早考虑所有设计信息,包括RTL、时序限制、功耗、物理实现和测试。

在实际操作中,这种方法应允许非领域专家做出重要的设计决策。例如,CAD工程师或RTL设计人员将能够拥有构建从设计装配到合成第一个SoC配置的能力。

最大化设计复用

为复杂的SoC构建可配置的IP子系统时,会消耗大量资源。因此,要降低SoC设计的总体成本,需要远高于传统的IP复用率;而实现这一点,则需要新型的设计复用方法和工具。在SoC集成过程中,EDA工具必须提供具有基本和高级设计提取功能的通用API。

让我们以低功耗应用的SoC集成需求为例进行说明。电源架构或意图可以通过统一电源格式(UPF)数据库捕获。在进行组装或提升SoC级功率信息之前(图2a),不同模块的功耗信息被提取出来。传统上,功耗提取是一个繁琐的手动过程。但现在,UPF降级(图2b)正逐渐成为一个要求完全自动化的过程。

图2: SoC集成过程中的功耗设计复用。顶层功耗集成(a)来自于功耗设计提取(b)(来源: DeFacto Technologies)

促进设计空间的探索

传统SoC集成方法的另一个缺点是自动化不足,不能探索设计空间并确定最佳PPA设计配置。手动运行多个假设场景会耗费过多工程资源,从而使设计团队无法获得最优解决方案。

配备了物理设计信息之后,EDA工具应通过在RTL创建不同的设计配置,以实现具有物理意识的SoC组装。这允许RTL检测和纠正以往设计人员只有在合成后才可能发现的问题,如连接性问题,其可能会令布局布线(P&R)变成一场噩梦。

EDA工具更加智能化

AI及其衍生(尤其是机器学习,ML)应用正在不断扩展。在解决SoC设计难题时,EDA社群不应忽视ML算法可能带来的优势。从系统级到物理实现设计,每个EDA工具通常都基于复杂的算法构建,而与设计任务(模拟、形式验证、综合、DFT、P&R等)无关。现在关键就在于如何使此类算法与AI / ML兼容,并使其在运行大量设计项目时从大量可用的收集数据中获益。

让我们以一个简单的SoC顶层模块集成为例。AI / ML的典型输出应是能够实现优秀PPA的SoC配置最佳选择,例如更小的面积或CPU time的大幅降低。但没有真实的生产数据,体现不出AI / ML的价值。因此,EDA工具提供商与最终用户之间的紧密协作才是成功的关键因素。

总而言之,相比其他行业(例如机器人技术和医疗保健)采用AI / ML的步伐,EDA工具提供商的AI / ML计划显得尤为保守,但AI / ML对于EDA的重要性业界实不容忽视。

(参考原文:To Conquer SoC Design Challenges, Change EDA Methods and Tools)

责编:Amy Guan

本文为《电子工程专辑》2021年5月刊杂志文章,版权所有,禁止转载。点击申请免费杂志订阅 

阅读全文,请先
您可能感兴趣
“我不是说摩尔定律已死,因为它并没有”,西门子 EDA 首席执行官 Mike Ellow说道。“但有趣的是,我们将从这些大型单片SOC及它们的可制造性转向更具有特殊功能的离散硅片。”
消息源推测小米将于2025年4月推出首款搭载 XRING 芯片的机型,该手机代号为“帝俊”(dijun),型号为25042PN24C,上市后可能命名为小米15S Pro……
Ampere Computing是一家成立于2018年的公司,由前英特尔高管Renee James创立并担任首席执行官。该公司专注于基于Arm架构的服务器处理器开发,旨在为数据中心提供高效能、低功耗的解决方案……
CMA机构已暂时接受了芯片设计软件制造商新思科技为解决其拟议的350亿美元收购Ansys交易可能引发的竞争问题而提出的补救措施。作为条件性批准的一部分,新思科技承诺将剥离Ansys的PowerArtist业务以及出售自身的光学解决方案集团,以回应CMA对合并后实体可能减少市场竞争的担忧。这一进展标志着此笔EDA领域“世纪大收购”迈向完成的重要一步,预计整个过程将在2025年上半年内完成......
IP供应商、芯片设计服务提供商和AI专家在以AI为中心的设计价值链中的地位正变得更加突出。本文给出了四个设计用例,强调了服务于AI应用的芯片设计模型的重新调整。
频率梳是一种能够发射多条等间隔频谱线的特殊激光源,广泛应用于光学钟、激光雷达、光谱学和光神经网络等高精度测量领域……
大多数研发人员和导热界面材料配方设计师可能会推荐使用具备诸多优异特性的硅。然而,也存在一些例外情况。这些问题强调了在选择导热界面材料时考虑终端产品最终应用的重要性.....
在与芯科科技(Silicon Labs)首席技术官Daniel Cooley的交谈中,我们了解到该公司在物联网(IoT)和智能边缘领域所发挥的作用和未来发展。
虽然绕过产品防伪保护的手段变得越来越高级,但是最新的 NFC 芯片技术提高了信息安全性,让品牌能够保护知识产权,预防客户误买假冒商品。
西门子推出Simcenter更新版本,助力客户简化工作流程,加快航空航天认证,同时提供深入洞见
点击蓝字 关注我们SUBSCRIBE to USImage: Umar Shakir / The Verge谷歌将于今年2月(25年2月)推出其Android Automotive应用转换计划,该计划
  半导体洁净厂房的施工及质量验收规范是确保厂房达到所需洁净度、满足生产工艺要求的重要环节。以下是合洁科技电子洁净工程公司对该规范的详细阐述:   
● 第六届半导体湿电化学品与电子气体论坛将于3月19日在杭州召开1月20日消息,据外媒报道,英特尔已成为“某家公司”的收购目标,而特斯拉CEO马斯克被认为是该传闻中英特尔的潜在收购者!据悉,这一收购传
点击蓝字 关注我们SUBSCRIBE to USWestinghouse Electric Company西屋电气公司和Radiant公司正在开发一些世界上最小的反应堆。对两座新微型反应堆的资助可能会
来源:《中国半导体大硅片年度报告2024》2016 年至 2023 年间,全球半导体硅片(不含 SOI)销售额从 72.09 亿美元上升至121.29 亿美元,年均复合增长率达 7.72%。2016
    三极管的电流放大作用应该算是模拟电路里面的一个难点内容,我想用这几个动画简单的解释下为什么小电流Ib能控制大电流Ic的大小,以及放大电路的原理。    我这里的三极管也叫双极型晶体管,模电的放
● 第六届半导体湿电化学品与电子气体论坛将于3月19日在杭州召开1月20日消息,近日国家人工智能产业投资基金合伙企业(有限合伙)成立,出资额600.6亿元。合伙人包括:国智投(上海)私募基金管理有限公
1月20日,市场调查机构 CounterPoint Research发布的报告显示,2024 全年 PC 出货量达到 2.53 亿台,同比增长 2.6%,PC 市场已恢复到正常季节性波动,并随着 AI
1月20日晚,联创电子科技股份有限公司(以下简称“联创电子”)发布了其2024年度业绩预告。           数据显示,联创电子预计2024年实现营业收入92.7亿元至103亿元,同比变化区间为-
根据中国台湾气象署所发布的报告显示,中国台湾南部地区于1月21日上午零点17分27秒发生里氏地震规模6.4的地震,震中位于北纬23.23度,东经120.57度,即在嘉义县政府东南方37.9公里,位于嘉