合利用新型 FPGA 保密性、安全性、功率效率和旧版设计的优点

很多导入到旧版 FPGA 的设计在功能上仍然可行，但旧版 FPGA 已经停产，不再提供设计支持，或者购买旧版 FPGA 的成本非常高昂。为重新设计投入大量的时间、资源和成本也不太现实。另外，新的 FPGA 技术在安全性、保密性和功耗节省特性方面提供了旧技术不具备的显著优势，这更让用户左右为难。因此，采用旧技术进行这些设计，不足以满足当今市场的需求。
将这些设计重新导入到新的 FPGA 技术，可以延长设计的寿命，确保设计达到最新的安全性和保密性标准，同时降低功耗。

新 FPGA 技术的优势
旧版 FPGA 技术可能缺少足够的保密性和安全性功能，无法满足当今不断演进的需求。例如：
保密性和安全性
旧版器件将未加密的位流数据存储在闪存或其他非易失性存储器中，在启动时再加载到 FPGA，这就为针对位流的恶意攻击留下了可乘之机。
新的 FPGA 技术则利用身份验证和加密来确保位流不会被逆向工程、篡改或克隆到非法设备，从而消除了这种隐患。
安全
随着安全标准的演进，旧的 FPGA 技术是否能够满足不断变化的标准和认证要求成为一个问题。
当今的 FPGA 具有隔离 (Fencing) 和三重模块化冗余 (TMR) 机制，可在综合过程中应用，以解决功能安全性问题，防止出现保密和安全违规。
功率效率
此外，新型 FPGA 的能耗低于前几代产品，使得设计能够更高效地运行。
为什么不进行重新设计或重新综合？
从头开始创建新设计，以便充分利用新的 FPGA 功能，这个过程可能耗费数月甚至数年的人力。如果当前的设计仍然可行，这种做法似乎不太符合常理。
重新综合 RTL 以满足我们对新技术的要求，也不是太可行。最新 RTL 综合工具可能无法产生同等的效果，因为这些工具的 RTL 解释很可能与以往使用的原始综合工具不同。原先的综合错误可能已经影响了原始网表，在重新综合的过程中，这些错误是否将会出现，将会产生什么影响，这些都是未知因素。已在 RTL 中初始化的任何 IP 模块和单元，例如 DSP 和存储器，可能在新的 FPGA 技术中不再适用。
原始代码可能不再适用，或者使用旧的专有 HDL 结构体，或者没有提供所需的功能，这些因素者导致重新综合 RTL 的功能变得更加复杂，因为工程变更单 (ECO) 已在 FPGA 网表上实施，而没有移植回到 RTL。
我们需要不同的方法。
功能
• 360 EC-FPGA 时序等效性检查软件
• 面向新旧 FPGA 技术的重新导入技术
• 精确重新导入的分步骤指南
• 可选的重新导入服务包括开发必需的重新导入库模型，以支持新旧 FPGA
• 旧版 FPGA 重新导入支持

完整资料：https://mbb.eet-china.com/download/whitepaper/Siemens_20220126_05.html