DDR5的改进并不仅以新特性的形式出现。在某些情况下，与前几代DRAM架构相比，仅仅是对DDR5的优化便带来了显著的改进和好处。
您可能已经读过我之前的博文《DDR5：系统级性能更上层楼》。这篇博文重点讲述了即将出现的DRAM架构的四个关键层面：
- 从性能角度看，DDR5为什么至关重要？因为需要采用新的内存架构来满足下一代的单个内核带宽需求。
- 我们期望看到DDR5在性能方面有哪些提升？在 4800MT/s 的初始级数据速率下，有效带宽将跃升为 DDR4 的 1.87 倍。
- DDR5是否具有可靠的扩展能力？是的，要继续缩小工艺节点，进一步提高单个颗粒的密度，就需要改变体系结构。
- DDR5何时上市？DDR5将在2021年推出，当然越早越好！
在本篇博文中，我将更详细地讨论DDR5的一些特性，正是这些特性实现了前文介绍的性能提高和扩展能力。然而，改进并不仅以新特性的形式出现。在某些情况下，与前几代 DRAM架构相比，仅仅是对DDR5的优化便带来了显著的改进和好处。
与DDR4相比，DDR5是怎样提高性能的？
数据突发长度增加到16
由于DRAM的内核时序并没有提高，DDR5需要 16(BL16)的数据突发长度，以充分利用增加的数据速率。由于更大的阵列访问解除了同一内存块内对I/O阵列时序的约束，因此，BL16提高了数据和命令总线的效率。突发长度增加到16还有助于实现新的DIMM架构，产生了两个完全独立的40bit通道。这一结果提高了并发能力，基本上使系统中可用内存通道增加了一倍。
增加内存块和内存块组
DDR5使内存块组的数量增加了一倍，而每个内存块组中内存块的数量保持不变。增加内存块组是关键，因为与访问同一内存块组内的内存块相比，访问不同内存块组的内存块要求时间延迟更短。同一内存块组中的内存块共享本地I/O路由、检测放大器和阵列内存块，这会带来更长的时序约束。将整个内存块的总数增加一倍也是关键，因为，通过允许在任何给定时间打开更多页面来提高整个系统的效率，增加了高页面命中率的统计概率。
改进的刷新方案
DDR5带来了一种名为“同一内存块刷新(SAME-BANK Refresh)”的新特性。这一命令允许对每一内存块组的一个内存块进行刷新，而所有其他内存块保持打开状态，以继续正常操作。如果我们使用上面提到的特性，并模拟一个64B随机访问工作负载，那么与DDR4相比，我们可以看到性能有了显著的提升。在这个场景中，我们假设有8个通道，每个通道有一个DIMM(DPC)。即使将单列DDR5模组与 DDR4双列模组以3200MT/s的速度进行比较，我们也可以看到性能提升了1.28 倍！这是数据速率的逐个比较，但在4800MT/s的入门级数据速率下，我们看到性能提升了高达1.87倍！
与DDR4相比，DDR5怎样提高了可靠性和可扩展性？
优化的DRAM内核时序
内存架构每年都在扩展，以实现更好的单片器件，每一晶片上能够产出更多的管芯。然而，这种扩展使得面积和特征尺寸也随之变小，这些缺点必须加以解决。一些例子包括但不限于 DRAM单元电容持续下降、高开关比(Ion/Ioff)访问器件越来越小，以及为提高阵列效率而使用更长的 bit 线，等等。为了解决这些问题，DDR5优化了tRCD、tWR和 tRP等内核时序，以实现可靠的扩展。这些时序对于确保有足够的时间在DRAM单元中写入、存储和检测电荷至关重要。
管芯纠错码
写入、存储和检测电荷变得更具挑战性，因此，除了优化内核时序，还采用了管芯纠错码(ECC)来进一步提高数据完整性。管芯ECC这种方法在DDR5器件输出数据之前，在READ命令期间执行校正，从而减少了系统纠错工作量。此外，DDR5引入了错误检查和清理特性，如果出现错误，DRAM器件将读取内部数据并写回校正后的数据。
想了解更详细的DDR5信息吗？
DDR5在性能、可扩展性和可靠性等方面的改进不仅仅局限于这些特性，这些都是非常重要的特性，在未来的服务器和数据中心部署后将带来很大的好处。这些示例只体现了这些特性的一小部分，所有特性都有助于满足下一代系统的严格要求，并降低总体拥有成本。
JEDEC为推动DDR5规范的形成而继续付诸努力。最近一次相关的研讨会于2019年10月初举行，包括美光在内的业内专家出席了会议。令人振奋的是DDR5将有可能应用于计算系统，美光已经准备好与系统架构师合作，帮助他们充分发挥这种新产品架构的优势。
您可能感兴趣