芯片制造工艺的提升离不开新材料的研发，台积电宣布将工艺提升到1nm就是由于研发出了可行的新材料。而最近Applied Materials,Inc.宣布已经开发出了一种全新的材料工程解决方案，Endura Copper Barrier Seed IMS，设计了先进逻辑芯片布线的新方法，可以扩展到3纳米节点及以上。
芯片制造工艺的提升离不开新材料的研发，台积电宣布将工艺提升到1nm就是由于研发出了可行的新材料。而最近Applied Materials,Inc.宣布已经开发出了一种全新的材料工程解决方案，Endura Copper Barrier Seed IMS，设计了先进逻辑芯片布线的新方法，可以扩展到3纳米节点及以上。
全球最大的半导体设备和服务提供商应用材料（Applied Materials,Inc.）今天宣布，已经成功设计了先进逻辑芯片布线的新方法，使其能够扩展到3纳米节点及以上。虽然尺寸缩小有利于晶体管的性能，但在互连布线方面却恰恰相反：较小的导线具有较大的电阻，从而降低了性能并增加了功耗。如果没有材料工程方面的突破，从7纳米节点到3纳米节点，互连通道的电阻将增加10倍，从而抵消了晶体管扩展的好处。
应用材料公司已经开发出了一种全新的材料工程解决方案--Endura Copper Barrier Seed IMS。它是一种集成材料解决方案，在高度真空环境下将 ALD, PVD, CVD, copper reflow, Surface treatment, interface engineering 和 metrology 这 7 种不同的工艺技术整合在 1 个系统中。
在该系统中使用了 selective ALD 替代了 conformal，消除了通孔接口处的高电阻率障碍。该解决方案还包括铜回流技术，在狭窄的特征中实现无空隙填充。通孔接触界面的电阻降低了 50%，提高了芯片的性能和功耗，并使逻辑扩展继续到 3 纳米及以上。
应用材料公司高级副总裁兼半导体产品部总经理 Prabu Raja 说：“一个智能手机芯片有数百亿个铜互连，布线已经消耗了芯片三分之一的功率。在真空中整合多种工艺技术使我们能够重新设计材料和结构，从而使消费者能够拥有能力更强的设备和更长的电池寿命。这种独特的集成解决方案旨在加速我们客户的性能、功率和面积成本路线图”。
责编：EditorDan
您可能感兴趣
