把一个并行数据流转换为串行码流，然后再转换回并行流的概念听起来很简单。然而，仿真并串/串并转换电路 (SerDes) 模块有其自身的独特挑战。
把一个并行数据流转换为串行码流，然后再转换回并行流的概念听起来很简单。然而，仿真并串/串并转换电路 (SerDes) 模块有其自身的独特挑战。
第一个挑战是建立仿真方法学，原因在于实现 SerDes 器件所需的电路模块数量众多（图 2）。仿真流程由模拟 SPICE 模型、Verilog 数字模型和系统级 Verilog 表示组成。
第二个挑战是SerDes 的仿真时间尺度涵盖 10 个数量级。测量链路行为的时间约为 1ms，比特率为 100ps，而检测抖动需要100fs 左右。这意味着必须创建一个可验证设计各个方面的测试计划，并确定仿真运行的适当时间尺度。例如，验证可编程（8 位到 40 位）并串和串并转换功能时，需要使用大量瞬态仿真来仿真许多数据路径、分频器和跨时钟域的高速时序。验证可配置驱动器时，需要以极小的时间步长执行多次 SPICE 仿真。
第三个挑战是随着技术节点的日益减小，互连电阻正在不断攀升之中。例如，从 40nm 到 10nm，金属薄片的相对电阻上升了 6 倍。因此，使用寄生参数提取数据的仿真极为重要。但是，将全部分布式 RC 数据添加到仿真可能会令仿真时间增加 10 倍。这样一来，便会延长开发周期，进而提高开发成本。解决此问题的其中一种方法是设法减少RC 数据，但同时要保持合理的精度。有一个技巧可以减少 RC 数据，就是将所有小于 1 Ohm 的电阻值加总，并将小于 0.1 fF 的电容合并。
第四个挑战是为产生低抖动的传输眼图，对 SerDes 设计而言，短期和长期抖动是关键所在，不过很难对其进行仿真。为了解决这个问题，可利用 Siemens EDA（Siemens Digital Industries 的一个部门）的 Analog FastSPICE™ (AFS)Platform 执行每个电源模块的交流和瞬态仿真。
第五个挑战是PLL 是 SerDes 中最关键的电路，而压控振荡器 (VCO) 是噪声分析的核心电路。AFS 可用于仿真 VCO 以绘制相位噪声曲线及开发相位域模型，进而得以了解 PLL 复合相位噪声。图 3 显示了 AFS 瞬态噪声分析仿真和实际硅片测量之间的相关性。
第六个挑战是为了达到 SerDes 性能目标，必须将码间干扰 (ISI) 降至最低。ISI 是由带宽限制和多径传播引起的。探索 ISI 需要进行仿真和分析，进而才能优化设计。
您可能感兴趣
