Cadence AI借用大语言模型，再通过结合引擎优化，就可以加速IC设计、验证流程，进一步缩短芯片设计时长，大幅提升工程师的研发效率。
电子设计自动化（EDA）工具是芯片设计的核心环节，而AI技术的引入正在加速这些工具的智能化进程。目前，包括Cadence在内的企业正在将AI技术与EDA工具结合，以提高设计的准确性和效率。AI驱动的EDA工具不仅能够优化设计流程，还能显著降低设计成本和时间，从而为企业提供了更多进入市场的可能性。
Cadence亚太区资深技术负责人张永专
在2025中国IC领袖峰会上，Cadence亚太区资深技术负责人张永专以“AI赋能，半导体与系统设计的革新之旅”为主题，分享了Cadence通过AI平台建构从前端、中端、后端甚至3D IC系统设计的全流程，同时加入大语言模型，来推动芯片设计向更高效、更智能的方向发展的最新技术布局与探索。
当前，在AI技术的驱动下，芯片设计正在不断突破摩尔定律，设计效率大幅提升，将为行业带来更多的创新可能。作为一家全球领先的自动设计软件企业，Cadence早在数年前就开始做转型探索，通过自身加速器工具，不断优化设计流程，利用AI技术赋能业界芯片设计，让以往2年、18个月的IC设计周期，大幅缩短至1年。
AI技术在半导体设计上已展现出很好的发展机会。张永专表示，“一些芯片设计有很多可以进一步优化的地方，比如布局布线难度非常高，具有非常高精密要求，需要一个强大的、有经验的引擎。而Cadence基于过去40年来的技术积累，已经拥有诸多引擎。”他介绍，Cadence通过AI深度学习的方式进一步优化，以及运用大语言模型，可以让我们通过自然语言的方式，让AI工具自动生成我们想要的东西。这其实就是代理式AI赋能EDA工具的新成果。
众所周知，EDA工具在后端实现布局布线非常关键。张永专介绍，有经验的工程师能够操纵工具指令，让最关键的时序路径能够优化。在这个实现过程中，这些有经验的工程师深厚的经验和知识可以通过AI技术存储在机器学习数据库里，让那些没有太多的经验的工程师也能通过这个数据库工具来执行。针对这一需求，Cadence提供了一个执行工具——Cerebrus，其可以同时并行去执行10个、40个、100个程序，自动去找到最佳解。
“通过这个方式，我们让即使没有很多经验的工程师都能够具备相当的技术水平。不仅如此，我们还可以让一个工程师同时执行好几个项目。” 张永专介绍，“我们可以发现，尽管一些先进半导体设计企业并没有持续的增加人员配置，但他们设计的项目却呈现5倍、10倍的增长。为什么这些企业不仅能够实现整个IC设计流程，还能进一步缩短时长？最关键就是AI设计！”
一些工程师团队利用Cerebrus这个工具可以实现更高效率的芯片设计，目前已在超过750个生产流片中使用。比如，Cerebrus AI Studio可以优化AI设计的流程。无论在系统级芯片（SOC）设计规划，还是Block Design 、Assembly/PPA Closure，都可以通过Cerebrus AI优化引擎，大幅提升设计效率、缩短设计时间，比如Block Design从2-3个月缩短至1个月。
而Verisium SimAI在验证也有很好的应用优势。张永专表示，芯片设计的所有功能正确与否要靠验证。然而，验证要测试非常多的项目，同时可能出现“乱枪打鸟”，没有测试到正确的方向。而Cadence利用加强式学习的方式进行精准的测试，同时通过这个方式可以把原来要测5千次的测试项目缩短到几百次。这是AI工具的快速演进展现出的成果。
Virtuoso Studio是进行模拟设计迁移的优化AI技术，可以通过参数调整，把所谓的原理图很快的抽取之后，可以进一步通过机器学习优化，完成整个芯片制程迁移。张永专表示，未来芯片制程迁移将不再难，可以很快把一个芯片制程迁移到更新的芯片制程设计上去。
如果业界对AI工具期望更高一点，我们能不能通过几句语言描述，就可以让这些工具帮我们完成芯片设计？张永专表示，通过描述的一些重要的关键词，Cadence Agentic AI就会提取重要信息，完全可以帮助我们实现这一目标。随着大语言模型的演进，无论是deepseek，还是ChatGPT，都可以通过这个方式把重要的信息转化进我们优化的引擎，然后就可以产生很好的结果。
当然，为了实现以上AI功能，Cadence建构了一个跨平台的JedAI Data & AI Platform。
JedAI Data & AI Platform是Cadence推出的一项革命性技术，旨在通过大数据分析和人工智能（AI）驱动EDA（电子设计自动化）行业的发展。这一平台整合了Cadence在EDA领域的多年积累，为芯片设计、验证和优化提供了全面的智能化解决方案。
张永专介绍，通过这个数据平台，未来人机交互的界面将变得非常简单，就像我们身边有一个亲密的AI助理，协助我们进行芯片设计。不过，他也指出，跟软件设计不一样，半导体设计需要的一些数据都不是公开的，也是各个企业不愿分享的一些重要信息。因此，Cadence就把数据库全部放到JedAI平台做训练，可以协助做很好的AI代理设计。
张永专也介绍了Cadence的三种设计助手——数字设计助手、定制设计助手和PCB布局助手，以及展示了Cadence的数字助手Innovus AI的功能。其中，Innovus是Cadence与客户研发的一个先期的平台，即将正式发布。Innovus AI可以自动生成脚本，以往可能要请一两个工程师写这样的脚本。此外，SVA Generation可以应用于功能验证，直接证明是不是跟你的芯片设计是否相符。
当前，AI技术也在不断演进，从Infrastructure AI、Physical AI向Sciences AI方向发展。张永专表示，目前Cadence正在建构Infrastructure AI，未来几年更加希望AI能够应用到科学的领域。
除了EDA工具之外，其实Cadence做了很多新的努力，包括做系统分析。张永专表示，此前的手机掉落碰撞测试，现在可以通过模拟工具来实现，而不需要进行实际掉落测试。这其中就采用到Cadence的“流体力学”技术，可以进行热流分析、压力测试分析等。
在今年的英伟达GTC大会上，黄仁勋提到了一个概念，就是用模拟的方式来描述实际物理世界。而Cadence也深入到化学制药的模拟，可以通过大量平行运算找到最佳解，加速药物研发工具的革新。
张永专总结道，Cadence AI借用大语言模型，再通过结合引擎优化，就可以加速IC设计、验证流程，进一步缩短芯片设计时长，大幅提升工程师的研发效率。
您可能感兴趣
