Arm发布芯粒系统架构首个公开规范，Chiplet发展迎来新阶段

随着人工智能（AI）应用的普及与数据中心需求的增长齐头并进，全球半导体行业正面临着前所未有的挑战和机遇。摩尔定律逐渐逼近其物理极限，传统的单片集成芯片设计方法已难以满足日益增长的高性能计算需求，面临成本攀升、设计周期拉长以及性能提升瓶颈等问题。

在此背景下，芯粒（Chiplet）技术作为一种创新解决方案，正在迅速崛起。通过将多个功能模块（如CPU、GPU、AI加速器）以异构集成的方式组合在一起，芯粒不仅突破了传统芯片的面积限制，还大幅降低了设计和制造成本。

SoC vs. 芯粒概念对比（图自：IDTechEx）

根据MEMS麦姆斯咨询预测，到2035年全球芯粒市场的规模可能达到惊人的4,110亿美元，这主要得益于数据中心和AI等领域对高性能计算的需求。然而，若缺乏行业统一的标准和框架，不同芯片组之间的差异可能会引发兼容性问题，进而阻碍创新的步伐。

第一个CSA公开规范发布

作为半导体行业的重要推动者，Arm一直在推动芯粒技术的发展中扮演着关键角色。

2023年10月，通过推出“Arm^® 全面设计 (Arm Total Design)”生态项目，积极促进芯粒生态系统的成长和发展。这是一个致力于无缝交付由Arm® Neoverse™计算子系统 (CSS)驱动的定制芯片的生态系统；

Arm 目前的 Neoverse CSS 合作模式（图自：Arm）

2024年2月，Arm携手来自包括移动端、汽车和基础设施等多个行业市场的20多家生态系统伙伴，共同制定了芯粒系统架构（Chiplet System Architecture，CSA）标准，提供了加速芯粒应用所需的通用框架，以提高多个供应商之间的组件（包括物理设计 IP、软 IP 等）复用率；

2024年4月，Arm携手合作伙伴共同推动 AMBA CHI C2C（芯片到芯片）互连协议等倡议的落地实施；

2024年10月，在推出一年后，Arm全面设计的参与企业迅速扩展到近 30 家，涵盖了从 IC 设计到晶圆代工服务等各项专业能力；

2025年1月，Arm正式发布了其芯粒系统架构的第一个公开规范。该规范不仅为不同供应商之间的芯粒互操作性设定了统一标准，还通过AMBA CHI C2C互连协议确保了高效的数据传输能力，这对于构建复杂的多芯片系统至关重要。

这一系列举措旨在进一步推动芯粒技术的标准化，减少行业的碎片化。

Arm 基础设施事业部副总裁 Eddie Ramirez 表示：“人工智能具备引领新一轮工业革命的巨大潜力，其市场渗透的深度与广度均达到了前所未有的水平。为了实现这一宏伟目标，我们必须能够应对不同市场中广泛且多样化的 AI 工作负载。这伴随而来的是对计算的广泛要求，也就意味着我们需要提供远不止一种的计算解决方案，且每种方案都要针对特定市场的需求进行优化。随着行业对定制芯片需求的不断攀升，加之芯片生产的成本与复杂性日益增加，芯粒（Chiplet）正逐渐成为业界广泛采用的解决方案。”

CSA 有什么核心优势？

根据Arm资料显示，CSA 提供了一套与生态系统共同开发的系统切分和芯粒互联的标准，使行业在构建芯粒的基础选择上达成一致。通过 CSA，新的芯粒设计能够在符合标准的系统中无缝适配和复用，这不仅加速了基于芯粒的系统创新，还有效降低了碎片化的风险。

在过去的逾 27 年里，AMBA 一直是基础的开放行业标准。AXI 和 CHI 等 AMBA 规范广泛应用于数十亿的设备中。AMBA CHI 是基于 Credit 和传输包的高速总线，因此非常适用于芯粒。

AMBA CHI C2C 作为 CSA 定义的芯粒之间接口协议，利用现有的单芯片上 CHI 协议定义了数据的封装格式，使数据能够通过芯粒间链路进行传输，确保来自不同供应商的不同芯粒通过一个统一的接口协议来确保芯粒之间的互操作性。芯片设计企业能够专注于差异化功能的开发，而非重复解决互连问题。

最直观的体现在性能与成本优化上，通过复用专用的芯粒来开发多种定制化系统级芯片（SoC），与传统单片芯片相比，能够实现更高性能、更低功耗的系统设计，整体设计成本更低。芯粒技术采用异构集成方式，把不同功能的芯粒组合起来。这种集成方式打破了传统芯片设计的局限，使芯片在性能上得以提升，同时降低了成本，有效满足了 AI 时代对芯片性能和成本的双重需求。

在灵活性与可扩展性方面，CSA 使设计人员能够对如何定义和连接芯粒以构建可组合的 SoC 达成一致理解，这些 SoC 凭借高度的灵活性，能够满足 AI 工作负载的多样性需求，并确保最终芯片产品精准契合特定市场的需求。设计人员可以根据不同的市场需求，灵活地选择和组合不同的芯粒，实现定制化的芯片设计。

和UCIe等其他芯粒标准有何不同？

提到芯粒的标准，很多工程师朋友可能还会想到UCIe（Universal Chiplet Interconnect Express）。这是由英特尔联合 AMD、Arm、台积电、三星等 10 家行业巨头，在2022年共同发布的一种开放的、互操作的 chiplet 互连协议，旨在实现不同芯片之间在封装级的高速、低延迟互连，适用于各种工艺节点和封装类型，包括 2.5D 和 3D 封装。其规范定义了物理层、协议层和软件架构等方面的内容，包括信号完整性、电源完整性、热管理等要求，以及数据传输速率、错误检测与纠正、流量控制等机制。

而AMBA CHI C2C由 Arm 推出，是 CSA（Chiplet System Architecture）定义的芯粒之间接口协议。我们可以从几个层面来分析两者着重点的不同：

• CHI C2C 专注于协议层和分包层，利用现有的片上 CHI 协议，并定义了如何进行数据打包以便通过芯片间的链路传输。由于其高速、可靠和可分组的特性，CHI 非常适合用于需要高带宽和低延迟的应用场景。AMBA 规范是免费提供的，并且是广泛使用的开放标准，这使得它成为采用芯粒技术的一种低风险途径。
• UCIe 标准包括协议层、适配层和物理层。它不仅支持已经广泛使用的协议如 PCIe （Peripheral Component Interconnect Express）和 CXL（Compute Express Link），还支持用户自定义的 Streaming 协议来映射其他传输协议。在协议灵活性，允许在单个物理链路上使用多个协议，例如 PCIe 和 CXL 可用于传统的片外设备，而 Streaming 接口可用于插入其他协议。UCIe 的目标是建立一个跨供应商的标准化平台，这样不同的制造商可以开发兼容的小芯片并将其组合在一起，从而降低复杂芯片的研发成本和时间

由此可见，UCIe和AMBA CHI并非竞争关系，而是一种相辅相成的关系。如下图就是使用 UCIe Streaming的多Die、基于 CHI 的系统框图演示：

（图自：Arm）

AMBA CHI C2C 基于现有的 AMBA CHI 协议，更加专注于基于 Arm 架构的系统，尤其是那些需要强调一致性模型、缓存一致性（Coherency）和机密计算（Confidential Computing）的环境。与Arm生态系统高度兼容，易于集成到现有设计中。

而 UCIe 则是一个更广泛的行业标准，旨在支持包括物理层实现在内的各种类型芯粒互连（如封装内和封装外互连），无论是否基于 Arm 架构，强调开放性和行业协作。

在选择上，AMBA CHI C2C专为高性能计算和AI应用设计，特别适合需要高带宽、低延迟和数据一致性的场景。例如，在AI训练和推理任务中，AMBA CHI C2C能够高效连接CPU、GPU和AI加速器，确保数据在芯粒间快速传输。典型用例包括数据中心AI加速芯片、高性能计算（HPC）平台以及基于Arm Neoverse的定制化解决方案等。

而UCIe 则适用于从消费电子到数据中心的广泛场景，特别适合需要跨架构集成的应用。例如消费级处理器（如CPU、GPU）、异构计算平台（如CPU+FPGA）或跨供应商芯粒集成。

合作伙伴与成功案例

CSA 在基础设施、汽车及消费电子等多个市场领域，为 AI 技术驱动的多样化工作负载提供了高效的解决方案，并树立了多个成功案例。创新科技公司对 CSA 的广泛参与，构成了基于 Arm 技术的芯粒生态系统的基石。

据悉，CSA规范的推出得到了超过 60 家行业领先企业的积极参与，包括 ADTechnology、Alphawave Semi、AMI、楷登电子(Cadence)、云豹智能、Kalray、Rebellions、西门子和新思科技(Synopsys)等。这些企业共同助力不同领域的芯片战略制定并遵循统一的标准，并加速基于芯粒的系统创新。

例如在AI 领域，Alphawave Semi 的客户对用于 AI 工作负载的高性能芯片有着迫切需求，涵盖网络、边缘计算、存储和安全等领域。为了响应这些需求，Alphawave Semi 将基于 Arm Neoverse CSS 的芯粒与专有 I/O 晶粒（die）相结合，利用 AMBA CHI C2C 技术，将针对不同市场需求定制的加速器互相连接。这些针对特定市场的定制化芯片基于一个标准化基础，能够有效分摊计算晶粒的成本，同时保持构建多种系统的灵活性。

而ADTechnology、三星晶圆代工厂、Rebellions 和 Arm四家公司联合打造了 AI CPU 芯粒平台，用于数据中心大规模 AI 工作负载的训练和推理，预计可为生成式 AI 工作负载（Llama3.1 405B 参数 LLMs）带来 2-3 倍的能效优势。该多供应商芯粒平台集成了 Rebellions 的 REBEL AI 加速器、使用 AMBA CHI C2C 互连技术的一致性 NPU 及 ADTechnology 基于 Neoverse CSS V3 的计算芯粒，并采用三星晶圆代工厂的 2nm 全环绕栅极（GAA）工艺进行制造。这项成果得益于 CSA 的标准化工作进展。

又比如在数据中心领域，Arm 和新思科技继续就 AMBA 协议系列的最新扩展密切合作，以确保双方的共同客户能够从使用 AMBA CHI C2C 协议中获益，同时确保小芯片和 Multi-Die 设计符合协议标准。

CHI C2C协议涵盖的两个主要用例（图自：新思科技）

新思科技针对基于 CHI 主机的 SMP 拓扑结构和 CHI 主机到 CXL 高速缓存/内存器件的拓扑结构开发了多款 AMBA 验证 IP 及多芯片验证解决方案，帮助多位 HPC 和数据中心客户顺利完成了流片。

两个芯粒通过UCIe连接的情况。每个芯粒都展示了从片上CHI到相应CHI C2C层的逻辑流，在功能上遵循UCIe流协议层标准。C2C接口（如AMBA CXS）在流协议层和UCIe传输层之间建立连接。（图自：新思科技）

展望未来

根据 Market.us 公布的报告，2023 年全球芯粒市场产生的市场规模约 31 亿美元，预计到 2024 年将达到 44 亿美元。2024 年至 2033 年，芯粒行业的复合年均增长率预计将达到 42.5%，到 2033 年估值将达到 1070 亿美元。

全球Chiplet市场（图自：market.us）

随着CSA的推广和实施，我们有理由相信，未来的半导体行业将迎来更加灵活且高效的芯片设计方式。未来，AMBA CHI C2C和UCIe可能会在协议层面实现更多的互操作，甚至出现融合趋势。例如，通过桥接技术或协议转换，实现不同标准芯粒的协同工作。

对于那些寻求定制化解决方案的企业来说，芯粒技术无疑提供了一个极具吸引力的选择。Arm CSA行业标准的推出，不仅仅是一个技术上的突破，更是整个半导体行业向着更加开放、协作方向发展的标志。

随着越来越多的企业加入这一行列，我们期待看到更多基于芯粒技术的创新产品和服务不断涌现，从而推动全球半导体产业迈向新的高峰。这也预示着一场关于芯粒和异构整合技术的创新竞赛即将拉开帷幕，而Arm无疑站在了这场变革的前沿。

免费获取CSA首个公开规范: https://developer.arm.com/documentation/den0145/latest