英伟达最先进的AI芯片Blackwell将从CoWoS-S过渡到CoWoS-L先进封装技术。这也展示了台积电的先进封装技术CoWoS是如何不断发展，以应对用于AI和其他高性能计算应用中功能强大的大芯片内部的互连难题的。
英伟达(NVIDIA)公司首席执行官黄仁勋宣布，该公司最先进的人工智能(AI)芯片Blackwell将从CoWoS-S过渡到CoWoS-L先进封装技术，这一消息引起了广泛关注。这也展示了台积电的先进封装技术——衬底上晶圆上芯片(CoWoS)——是如何不断发展，以应对用于AI和其他高性能计算(HPC)应用中功能强大的大芯片内部的互连难题的。
CoWoS-S先进封装技术使用单硅中介层和硅通孔(TSV)来促进裸片和衬底之间高速电信号的直接传输。然而，单硅中介层经常面临良率问题。
另一方面，台积电最新的封装技术CoWoS-L使用局部硅互连(LSI)和重布线层(RDL)中介层形成重组中介层(RI)，以提高芯片设计和封装灵活性(图1)。该技术还保留了CoWoS-S以TSV形式呈现的诱人特性，同时缓解了CoWoS-S中使用大型硅中介层所带来的良率问题。
据路透社报道，NVIDIA正在以台积电能够制造的最快速度销售其Blackwell芯片，但由于产能限制，封装已成为瓶颈。这是令人震惊的，因为正如黄仁勋所指出的，台积电目前的先进封装产能可能是不到两年前的四倍。
图1：与CoWoS-S相比，CoWoS-L在AI和HPC应用中的性能和效率方面有了显著的进步。(来源：台积电)
黄仁勋还告诉记者，NVIDIA仍在使用台积电的CoWoS-S先进封装技术生产Blackwell的前身Hopper。“这不是减少产能的问题。它实际上是在增加CoWoS-L的产能。”
不断变化的先进封装
NVIDIA在新技术方面的尝试，清楚地展示了先进封装需求变化的速度。显然，半导体行业正在寻求一套新的先进封装构建模块，以大幅提高AI芯片的带宽和互连密度。
台积电的CoWoS是一种2.5D半导体封装技术，可增加I/O点数量，同时减少逻辑和内存组件之间的互连长度。然而，新兴的HPC工作负载，特别是与AI训练相关的工作负载，由于频繁的内存访问，需要更高的内存带宽。
与CoWoS-S相比，CoWoS-L可以以更低的成本堆叠多达12个HBM3器件，因此有可能成为未来AI芯片的主流CoWoS技术。除了CoWoS-L，台积电还在积极开发用光通信取代传统电信号传输的共封装光学技术(CPO)(图2)。
图2：台积电将CPO与先进半导体封装相结合，硅光战略取得重大进展。(来源：TrendForce)
目前的AI芯片采用铜互连，随着带宽的扩大，铜互连日益面临瓶颈。而在CPO中，光互连信号可实现比电互连更高的带宽。例如，CPO支持高达1.6Tbps的带宽，是NVIDIA在其当前GPU中使用的Gen 4 NVLink互连的1.8倍。此外，功耗也降低了50％。
据媒体UDN报道，台积电已完成CPO的开发，并计划在今年晚些时候向其两大客户博通和NVIDIA提供CPO样品。此外，据UDN报道，台积电计划在2026年扩大CPO的生产规模。
具有高逻辑到逻辑和逻辑到内存带宽的AI芯片正在推动先进封装领域的创新。从CoWoS-S到CoWoS-L的转变以及CPO的出现，预示着半导体行业生态系统的这一转型。如今，AI应用正日益推动该生态系统的发展。
（原文刊登于EE Times姊妹网站EDN，参考链接：Nvidia, TSMC, and advanced packaging realignment in 2025，由Franklin Zhao编译。）
本文为《电子工程专辑》2025年3月刊杂志文章，版权所有，禁止转载。免费杂志订阅申请点击这里。
您可能感兴趣
