CES 2025：对话西门子 EDA 首席执行官 Mike Ellow

西门子今年在 CES 2025 上展示了其最新的 PAVE360 数字孪生解决方案，降低了传统上各自为政的设计工作之间的壁垒。EE Times有机会与西门子 EDA 首席执行官 Mike Ellow 交谈，讨论这种设计方法与半导体行业的关系——尤其是考虑到最近在各个系统层级使用 AI 工具动态评估设计调整带来的连锁反应上升/下降的趋势时。

 3DIC 能否超越摩尔定律？ 

参照IMEC路线图（图1），Ellow解释道，虽然行业可能面临晶体管尺寸缩小的限制，但仍存在明显的缩小趋势。“我不是说摩尔定律已死，因为它并没有”，他说道。“但有趣的是，我们将从这些大型单片SOC及它们的可制造性转向更具有特殊功能的离散硅片。”

图 1：IMEC 路线图。（来源：IMEC）

在这种范式转变中，客户能够决定如何优化工艺中的功能以获得最佳回报。

“无论是功耗性能、面积方程、成本方程还是良率方程，您想要评估哪些指标对于您在硅片划分决策中是重要的，或者您在一个节点上做什么，在另一个节点上做什么”，他补充说。

Ellow提供了一个例子，强调模拟和RF电路通常不会很好地缩放到较低的技术节点，而较旧、较大的工艺节点被应用，并且数字电路则分离到其他地方。

“我认为有趣的是，一旦我们超越最初的 3DIC，它实际上只适用于大型、资金充足的公司（因为它非常昂贵且困难），我们就可以进入可用硅的民主化。” Ellow 预计，一旦芯片互连的数据接口标准更加完善，基于芯片的经济将在五到七年内取得更大进步。 

动态架构开发 

Ellow 还提到了最近对 Supplyframe 公司的收购，该公司为 PCB 设计师提供有关零件的实时供应链信息，涵盖全球超过1000万工程和供应链专业人士使用的零件。

 “借助 Supplyframe，设计师可以获得与零件本身相关的大量数据，包括可用性、可制造性和成本的基本信息。”他解释说，这项技术可以应用于小芯片领域，在工程师评估权衡和划分功能（例如，在特定代工厂中使用特定几何结构）的过程中，在架构探索阶段，在“设计驾驶舱”内阐明设计链的可用性。 

“我认为这是一项有趣的技术，因为我们可以洞察 3DIC 的复杂性，”他说。

 致力于打造更全面的数字孪生：Pave360 

“从西门子的数字孪生角度来看，它现在确实涵盖了从硅片到封装、电路板、电子器件，再到终端系统本身的多物理场模拟，包括产品生命周期存储库中的 BOM 交付物，”Ellow 解释道。 

Ellow 表示，西门子 PAVE360 数字孪生的差异化因素在于其复杂程度，包括 MCAD 和产品生命周期管理，因此用户无需使用插入其环境的第三方系统即可在设计的每个阶段捕获 BOM。 

西门子的 PAVE360 技术允许用户使用“数字线程”技术构建基于云的开发环境，该技术通过各个领域分析连接需求以不断更新模型，并将信息反馈到数字孪生中以确保系统的功能。 

“我们如何随着时间的推移完成这些复杂系统的设计、优化、验证、实施、制造、部署和维护，需要一些今天不存在的东西。这些公司中的每一家都希望以黑盒集成的形式提供一些东西，而不必考虑设计权衡，”Ellow 说。 

一个例子就是电动汽车用例，其中软件的更改会导致不同的功耗，进而需要不同的电池配置（即重新定位电池，导致重量变化，影响制动、动力传动系统、发动机系统）。 

“半导体行业本身需要更多地接受系统中的系统。长期以来，一些基础级别的软件被抛给下游团队去解决。现在我们讨论的是半导体与整个设计领域集合更加亲密无间，”Ellow 说。 

他还提到，随着这些系统设计流程的推出，半导体行业将自然而然地融入其中。“西门子现在正从一家工业集团转变为一家技术领导者，软件对公司估值及其交付成果而言变得更加重要。”