不跟风2纳米，联发科下一代天玑9500芯片采用台积电N3P工艺

不跟风2纳米，联发科下一代天玑9500芯片将采用N3P工艺。

1月6日消息，由于2nm工艺的成本较高以及产能有限。联发科推迟了引入台积电的2nm工艺，并选择采用台积电的N3P工艺来制造天玑9500芯片。这款芯片将于今年末至明年初亮相。

目前，台积电的2纳米工艺（N2）技术进展顺利，预计将在2025年实现量产。有媒体报道，台积电已在新竹宝山厂启动了2纳米制程的小规模试产，并取得了超过60%的良率。

台积电计划在2025年第二季度进入大规模生产阶段，并逐步提升产能，其高雄厂也将跟进量产，预计到2026年底，月产能将大幅提升至12万至13万片。此外，台积电还在开发2纳米工艺的变体N2P，预计将在2026年底投入量产。

尽管台积电在2纳米工艺上取得了显著进展，但高昂的成本和市场策略仍是其面临的挑战。

据悉，最初联发科计划相关芯片采用台积电2nm工艺制造，但考虑到相关工艺价格高昂，且苹果同样将在M5系列芯片中引入相关工艺占用产能，因此联发科出于成本和产能考虑，选择N3P工艺制造天玑9500。

实际上，联发科放弃2纳米是明智之举。台积电N3P工艺已经相对成熟，具备较高的良率和可靠性，与其跟风2纳米，不如做稳N3P。

目前，台积电的N3P工艺在产能和成本方面表现出色。N3P工艺已经完成资格认证，且在2024年下半年投入生产。N3P工艺采用光学微缩技术，相比N3E，它以更低的成本提供了更高的性能效率。具体数据来看，N3P工艺在相同漏电情况下将性能提高4%，或者在相同时钟频率下将功耗降低9%。

在成本方面，N3P工艺通过优化生产流程，去除了部分需要EUV光刻的层，并完全避免了EUV双重图案的使用，从而显著降低了生产成本。此外，N3P工艺与N3E和N3在IP模块、工艺规则、电子设计自动化（EDA）工具和设计方法方面具有高度的兼容性，这使得设计人员更容易过渡到新的工艺技术。

目前，苹果被认为是台积电2纳米工艺的首家客户，并有望在2025年率先采用该技术。不过，由于台积电2纳米工艺的产能有限，有消息称，部分厂商正在考虑转向其他厂商的2纳米工艺。比如，日本Rapidus、韩国三星和台积电正在努力尝试采用2纳米制程量产半导体芯片。