ASML再次宣布了新光刻工具的计划，该工具将扩展最高晶体管密度芯片的设计极限。据与ASML有密切合作关系的全球研发机构imec称，超数值孔径是继ASML今年初在美国俄勒冈州的英特尔半导体工厂首次安装的高数值孔径(High-NA)系统之后的又一新技术。
ASML再次宣布了新光刻工具的计划，该工具将扩展最高晶体管密度芯片的设计极限。
据与ASML有密切合作关系的全球研发机构imec称，该公司前总裁Martin van den Brink宣布的新“超数值孔径(Hyper-NA)”极紫外光(EUV)技术让专家们大吃一惊，该技术仍处于开发初期。超数值孔径是继ASML今年初在美国俄勒冈州的英特尔半导体工厂首次安装的高数值孔径(High-NA)系统之后的又一新技术。
“从长远来看，我们需要改进我们的照明系统，我们必须采用超数值孔径。”van der Brink在5月份于安特卫普举行的imec ITF World大会上发表演讲时说，“与此同时，我们必须将所有系统的生产率提高到每小时400到500片晶圆(图1)。”
图1：深紫外光(DUV)和EUV的生产率。（来源：ASML）
高数值孔径将NA从早期EUV工具的0.33NA提高到0.55NA。大约三年前，该公司表示，高数值孔径将帮助芯片制造商在至少10年内实现远低于2nm的工艺节点。现在，ASML表示，根据van den Brink在imec活动上展示的图片，该公司将在2030年左右提供超数值孔径，达到0.75NA。
“这是Martin关于超数值孔径的愿景，目前正在进行可行性研究。”ASML向笔者澄清说。
据Imec高级图案化项目总监Kurt Ronse称，这是ASML首次将超数值孔径EUV加入其路线图(图2)，他与ASML合作开发光刻技术已有30多年。
图2：ASML EUV路线图。（来源：ASML）
“现在有很多研究正在进行。”他告诉笔者，“我们能超越0.55，达到0.75或0.85吗？超数值孔径肯定会带来一些新的挑战。”
Ronse表示，问题之一是0.55NA左右开始的光偏振。
“如果NA超过0.55，很快就会发现偏振会破坏对比度，因为其中一个偏振方向基本上会抵消光线。”他说，“为了避免这种情况，你需要偏振器。”他指出，偏振器的缺点是会阻挡光线，降低能效，增加生产成本。
ASML是世界上唯一一家生产EUV工具的公司，这些工具是制造晶体管密度最高的芯片所必不可少的。英伟达、苹果和AMD等芯片设计商依靠领先的代工厂台积电(TSMC)的EUV工具来制造用于AI硬件和其他高性能计算设备的处理器。
两年前，imec开始使用计算机模拟研究超数值孔径。
“渐渐地，你会发现越来越多的公司开始对超数值孔径感兴趣，并开始自己的研究。”Ronse说，“蔡司开始设计自己的镜头，ASML也逐渐对超数值孔径持开放态度，但据我所知，他们之前从未将其列入路线图。它总是以0.55NA结束。”
超数值孔径的另一个挑战是光刻胶。
“在0.55NA时，我们就必须减薄光刻胶。”Ronse说，“到了超数值孔径以后，情况会变得更糟。这将给蚀刻选择性带来更多挑战。”
高数值孔径刚刚起步
今年4月，英特尔代工厂安装了业界首套高数值孔径光刻系统。英特尔表示，新工具能够大幅提高下一代处理器的分辨率和特征缩放，使英特尔在18A(大致相当于台积电即将推出的2nm工艺)以下工艺节点保持领先地位。台积电目前还不打算安装高数值孔径工具。
“台积电目前还不需要高数值孔径。”Ronse说，“到本十年末，他们很可能会引入高数值孔径。”
目前，台积电可以将其在双重图案化方面的专业知识与现有的EUV工具结合使用，Ronse补充道。
“双重图案化的关键在于边缘放置误差。”他说，“你的两个掩模必须完全对齐。英特尔希望避免这种情况。英特尔与台积电的最大区别在于，他们对双重图案化的掌握不如台积电。因此，他们更倾向于使用高数值孔径EUV实现更高的分辨率。”
其他使用EUV的领先芯片制造商，如三星、美光和SK海力士，也在考虑高数值孔径。
Ronse表示，高数值孔径应该可以持续到从2nm到14Å、10Å甚至7Å的工艺节点。他补充说，在此之后，超数值孔径将开始取而代之。
van den Brink在演讲中表示，超数值孔径将减少双重图案化的“危险趋势”。
“如果进行双重图案化，所有事情都要做两次。这很容易使成本增加。”Ronse说。
高数值孔径之后
Ronse表示，一旦高数值孔径失去动力，超数值孔径就几乎没有替代品了。
人们曾考虑用纳米压印技术来替代，但其吞吐量通常远低于高数值孔径扫描仪。此外，还有一种想法是多束电子束光刻技术，这种技术通过直接在硅晶圆上写入图案，省去了昂贵的光掩模。唯一一家开发电子束光刻工具的荷兰Mapper公司已经倒闭。
除了光刻技术之外，研究人员还试图缩小晶体管的尺寸，以继续向下扩展，但这种方法也达到了物理极限。
“你无法想象会有只有2Å的器件。”Ronse说，“只有两个原子。在某个时候，它必然会停止。”
Ronse认为，新材料将有可能取代硅。
“有一些新材料具有更高的电子迁移率。”Ronse说，“这些材料在晶圆上的应用要困难得多。一些研究小组正在对此进行研究。”
晶圆将继续使用硅材料，Ronse指出。
“只有在几个层面上，才需要在电子必须通过的地方沉积很薄的一层。需要的是能在整个晶圆上实现均匀沉积的专用设备。目前，实验室里就有这种设备。它只适用于一个人在小区域进行研究。将会有新的沉积工具出现。此外，蚀刻这些材料可能会更加困难，因此我们需要新的蚀刻技术。芯片的基础仍将是硅。”
（原文刊登于EE Times美国版，参考链接：ASML Aims for Hyper-NA EUV, Shrinking Chip Limits，由Franklin Zhao编译。）
本文为《电子工程专辑》2024年9月刊杂志文章，版权所有，禁止转载。免费杂志订阅申请点击这里。
您可能感兴趣
