从技术角度看，1c nm DRAM相比于前一代的1b nm DRAM，将带来更高的密度和能效改进。这对于提升HBM4内存的性能和降低功耗具有重要意义。
作为高性能计算（HPC）的必备存储器，HBM模块正受益于AI领域的高速机器学习训练，其性能的提升也将对AI技术的发展带来很大的影响。近日，据韩媒报道，在下一代的HBM4内存开发上，韩国存储芯片大厂三星和SK海力士正计划使用1c制程的DRAM。
据悉，三星电子和SK海力士都在积极推进1c nm DRAM的量产，其中三星计划在今年年底前实现1c nm制程的量产，而SK海力士则计划在三季度开始量产。其中，SK海力士已经明确表示将基于第六代10nm级1c制程32Gb DRAM裸片构建HBM4E内存。而三星也在开发12层堆叠（12-Hi）和16层堆叠（16-Hi）的HBM4产品，这些产品将使用1c DRAM技术。
三星最初计划在2023年5月开始生产的HBM4中使用其1b DRAM（10纳米级第五代DRAM），而其现有的HBM3E产品则基于1a DRAM。
但最新的消息显示，三星未能通过英伟达最新AI GPU（例如Hopper和Blackwell）的资格测试，这也意味着三星仍无法获得英伟达的HBM3E订单，迫使三星考虑采用更先进的1c DRAM来打造新一代的HBM4。
使三星作出新调整的另一个关键原因是，三星认为1b DRAM其在功耗方面落后于竞争对手SK海力士。
从技术角度看，1c nm DRAM相比于前一代的1b nm DRAM，将带来更高的密度和能效改进。这对于提升HBM4内存的性能和降低功耗具有重要意义。例如，目前主流的HBM3E产品采用的是24Gb DRAM颗粒，而如果HBM4能够采用更新的1c nm DRAM颗粒，那么理论上可以在相同或更少的物理空间内提供更大的数据存储容量
因此，三星计划将1c DRAM 用于 12-Hi（12层堆叠）HBM4和16-Hi（16层堆叠）HBM4 产品。三星预计将于2024年底建成第一条1c DRAM量产线，总产能约为每月3000片。
最终的HBM4产品数据也不应该有太大差异。某些消息来源甚至强调，三星可能会在2025年中期提前开始量产，但这尚未得到证实。
目前，三星和SK海力士都在竞相提供下一代HBM4内存标准。除了都选择1bDRAM制程之外，三星着眼于使用3D封装技术和多达16-Hi堆栈，以前所未有地增加VRAM容量和内存带宽。
而SK海力士还计划与台积电合作，利用台积电的先进逻辑工艺来进一步提升HBM4产品的性能。该合作可能会加速HBM4技术的发展，使得最终产品在市场上更具竞争力。
在2024年台积电欧洲技术研讨会期间，台积电表示，由于HBM4内存从1024位接口转向2048位接口的复杂性，新的基础芯片将使用N12和N5工艺节点制造。
台积电方面表示：“我们正在与主要HBM内存合作伙伴（美光、三星、SK海力士）合作，在先进节点上实现HBM4全堆栈集成。”“N12 FFC+具有成本效益的基础芯片可以达到HBM的性能，而N5基础芯片可以在HBM4速度下以低得多的功耗提供更多逻辑性能。”
“我们与Cadence、Synopsys和Ansys等EDA合作伙伴合作，验证HBM4通道信号完整性、IR/EM和热精度，”台积电表示。
在HBM4技术开发中，逻辑层的先进封装技术尤为重要。新的基础芯片将利用台积电的CoWoS技术（例如最近发布的CoWoS-L和CoWoS-R封装）来制造多达16-Hi堆栈的内存产品。除其他关键变化外，它还将利用新的通道信号完整性流程。拥有5nm节点将在功耗、性能和密度方面带来优势，因此可以期待2025年发布用于下一代GPU加速器的下一代HBM4内存产品。
您可能感兴趣