SK海力士与台积电携手加强HBM技术领导力

• 双方就HBM4研发和下一代封装技术合作签署谅解备忘录
• 通过采用台积电的先进制程工艺，提升HBM4产品性能
• “以构建IC设计厂、晶圆代工厂、存储器厂三方合作的方式，突破面向AI应用的存储器性能极限”

韩国首尔，2024年4月19日——SK海力士（或‘公司’，https://www.skhynix.com）19日宣布，公司就下一代HBM产品生产和加强整合HBM与逻辑层的先进封装技术，将与台积电公司密切合作，双方近期签署了谅解备忘录（MOU）。公司计划与台积电合作开发预计在2026年投产的HBM4，即第六代HBM产品。

SK海力士表示：“公司作为AI应用的存储器领域的领先者，与全球顶级逻辑代工企业台积电携手合作，将会继续引领HBM技术创新。通过以构建IC设计厂、晶圆代工厂、存储器厂三方技术合作的方式，公司将实现存储器产品性能的新突破。”

两家公司将首先致力于针对搭载于HBM封装内最底层的基础裸片（Base Die）进行性能改善。HBM是将多个DRAM裸片（Core Die）堆叠在基础裸片上，并通过TSV技术进行垂直连接而成。基础裸片也连接至GPU，起着对HBM进行控制的作用。

* 硅通孔（TSV，Through Silicon Via）：在DRAM芯片打上数千个细微的孔，并通过垂直贯通的电极连接上下芯片的技术。

SK海力士以往的HBM产品，包括HBM3E（第五代HBM产品）都是基于公司自身制程工艺制造了基础裸片，但从HBM4产品开始计划采用台积电的先进逻辑（Logic）工艺。若在基础裸片采用超细微工艺可以增加更多的功能。由此，公司计划生产在性能和功效等方面更广的满足客户需求的定制化（Customized）HBM产品。

与此同时，双方将协力优化SK海力士的HBM产品和台积电的CoWoS**技术融合，共同应对HBM相关客户的要求。

** CoWoS（Chip on Wafer on Substrate）：台积电独有的制程工艺，是一种在称为硅中阶层（Interposer）的特殊基板上搭载并连接GPU、xPU等逻辑芯片和HBM的封装方式。其技术在2D封装基板上集成逻辑芯片和垂直堆叠（3D）的HBM，并整合成一个模组，因此也被称为2.5D封装技术 。

SK海力士AI Infra担当社长金柱善表示：“通过与台积电的合作伙伴关系，公司不仅将开发出最高性能的HBM4，还将积极拓展与全球客户的开放性合作（Open Collaboration）。今后，公司将提升客户定制化存储器平台（Custom Memory Platform）的竞争力，以巩固公司‘面向AI的存储器全方位供应商’的地位。”

台积电业务开发和海外营运办公室资深副总经理暨副共同营运长张晓强表示：“多年来，台积电与SK海力士已经建立了稳固的合作伙伴关系。通过与此融合了最先进的逻辑工艺和HBM产品，向市场提供了全球领先的AI解决方案。展望新一代HBM4，我们相信两家公司也通过密切合作提供最佳的整合产品，为我们的共同客户开展新的AI创新成为关键推动力。”