目前，台积电也在不断积累实现1纳米芯片的技术，包括互补FET、2D材料、“多层布线”等。其中，在2D材料上，台积电等在内的联合研究小组开发出一种二维材料晶体管，其电流-电压特性与n沟道FET和p沟道FET相同。台积电也将尝试使用石墨烯（一种片状碳同素异形体）进行多层布线，替代当前流行的铜（Cu）多层互连。
尽管在1nm芯片这种原子级别的工艺控制非常困难，但芯片巨头仍在朝这个方向努力。近日，消息人士透露，台积电1nm制程将落脚嘉义科学园区，台积电已向相关管理局提出100公顷用地需求，其中40公顷将先设立先进封装厂，后续的60公顷将作为1nm建厂用地。业界估，台积电1nm总投资额将逾万亿新台币。
1月22日，对于台积电1纳米制程总投资额将逾万亿新台币并落脚嘉义科学园区传闻，台积电表示，选择设厂地点有诸多考量因素，台积电以台湾地区作为主要基地，不排除任何可能性，也持续与管理局合作评估合适的半导体建厂用地。一切资讯请以公司对外公告为主。
在最近的IEDM 2023会议上，台积电发布了最新的Roadmap。根据台积电的计划，首先会在2025年量产2nm级的N2制程，2026年左右量产N2P制程，届时将会采用新的通道材料、EUV、金属氧化物ESL、自对齐线w / Flexible Space、低损伤/硬化Low-K &新型铜填充等技术，将实现单颗芯片集成超过1000亿个晶体管，同时借助先进的3D封装技术，实现单个封装集成超过5000个晶体管。
在2027年之后，台积电还将量产1.4nm级的A14制程，2030年将量产1nm级的A10制程，实现单芯片集成超过2000亿个晶体管，借助3D封装技术，实现单个封装内集成超过1万亿个晶体管。
1纳米芯片工艺难度非常大，需要投入巨大的研发资源和资金，并且需要经过长时间的研发和试验才能实现商业化生产。虽然近年来摩尔定律的推进持续放缓，但是台积电深信，随着2nm、1.4nm和1nm制程推出，未来五六年内，半导体芯片仍能在性能、功耗和晶体管密度进一步提升。
目前，台积电也在不断积累实现1纳米芯片的技术，包括互补FET、2D材料、“多层布线”等。其中，在2D材料上，台积电等在内的联合研究小组开发出一种二维材料晶体管，其电流-电压特性与n沟道FET和p沟道FET相同。台积电也将尝试使用石墨烯（一种片状碳同素异形体）进行多层布线，替代当前流行的铜（Cu）多层互连。
您可能感兴趣
