在光刻技术逐渐受限的当下，佳能纳米压印设备的出现，将对ASML一家独大的半导体制造设备竞争格局产生一定的影响。值得一提的是，中国虽然起步晚，但在纳米压印光刻的研发上也存在诸多玩家，包括大量的科研机构和公司，在专利布局上也仅次于美国。
在2纳米芯片工艺设备上，日本佳能正努力在行业巨头ASML高端光刻设备绝对垄断市场份额中分一杯羹。近日，佳能半导体机器业务部长岩本和德在接受媒体采访时表示，纳米压印技术甚至可以生产电路线宽为2纳米的产品，而且这一技术全球佳能独有。
岩本和德称，纳米压印就是把刻有半导体电路图的掩膜压印到晶圆上，压印1次就可以形成电路，如果改进掩膜，甚至可以生产电路线宽为2纳米的产品。也就是说，客户的实际成本可以降至传统光刻设备的一半，而且由于纳米压印设备的规模减小，在研发等用途上也更方便引进。
据悉，纳米压印也非全新的技术。20世纪90年代，华裔科学家Chou（周郁，Stephen.Y.Chou）教授等提出了纳米压印技术的概念。不过，在后续的竞争中，光刻技术一枝独秀，极大地压制了纳米压印。数十年来，在DUV、EUV光刻机的支持下，摩尔定律得到了延续。
光刻技术一直是晶圆制造的主流技术，具有明显的规模和成本优势，直到近些年才开始逐渐出现问题。随着光刻制程越来越小，光会体现出更大的波动性并出现衍射，从而导致光刻图像失真，芯片晶体管线宽已趋近物理极限。同时，光源波长缩短使得光刻设备研制难度和成本成倍增长，光刻技术身上的负担越来越重，其成本与规模化能力已无法与过去25年建立的趋势相匹配。
为此，业界开始加强探索绕开EUV光刻机生产高端芯片的技术和工艺。其中，纳米压印可以完美避开衍射极限的问题。
相对光刻技术，纳米压印不仅可以制备二维平面结构，而且可通过精密的模板制作压印出准三维结构，为性能调控和器件设计提供了更大的自由度。纳米压印不仅可以制造分辨率5nm以下的高分辨率图形，还拥有相对简单的工艺和较低的功耗。
光刻技术相比，纳米压印有一个显著的有点——设备便宜。纳米压印不需要昂贵的光源和镜头（镜头有的时候甚至可能占到光刻机一半的成本），工艺步骤也较少，固定成本自然少了一大截。不过，该工艺设备还依然存在很多挑战，包括但不限于模板制造、结构均匀性与分辨率、缺陷率控制、模板寿命、压印胶材料、复杂结构制备、图型转移缺陷控制、抗蚀剂选择和涂铺方式、模具材料选择和制作工艺、模具定位和套刻精度、多层结构高差、压印过程精确化控制等。
佳能纳米压印设备 资料来源：佳能官网
佳能早在2004年就开始探索纳米压印技术。从2017年左右开始，佳能就与铠侠和大日本印刷3家持续进行合作开发，于当年推出首台样机。2023年10月13日，佳能公司又正式推出纳米压印半导体制造设备，并开始接受订单。佳能推出的这个设备型号是FPA-1200NZ2C，目前可以实现最小线宽14nm的图案化，相当于生产目前最先进的逻辑半导体所需的5nm制程。未来甚至有望通过改进掩膜板做到2nm制程。
岩本和德表示，“目前量产用途的实用化已有眉目，我认为可以面向客户销售。”同时，他还表示，佳能已收到了半导体厂商、大学、研究所的很多咨询，“由于引进EUV光刻设备需要庞大成本，作为替代措施的纳米压印备就备受期待。”
在光刻技术逐渐受限的当下，佳能纳米压印设备的出现，将对ASML一家独大的半导体制造设备竞争格局产生一定的影响。值得一提的是，中国虽然起步晚，但在纳米压印光刻的研发上也存在诸多玩家，包括大量的科研机构和公司，在专利布局上也仅次于美国。
您可能感兴趣
