【ICCAD2023】IP与EDA公司为何在国内仍相对独立？

作为集成电路产业链上游的核心技术，EDA和IP有着“半导体皇冠上的明珠”之称。IP（Intellectual Property core，知识产权核或知识产权模块）通常又称IP核（IP Core），是一段具有特定电路功能的硬件描述语言程序，是指在集成电路设计中那些已验证的、可重复利用的、具有某种确定功能的、具有自主知识产权功能的设计模块。

IP可以移植到不同的集成电路工艺中，从而减少设计工作量，缩短设计周期，提高芯片设计的成功率。IP核的产生，简化了芯片设计的复杂度，当设计公司使用EDA工具进行IC设计时需要用到某些功能时，就可以直接将植入了此功能的IP拿过来直接用，而不用再重新设计。

EDA与IP业者之间的关系从来都是相辅相成的，尤其在考虑到PPA（性能、功耗与面积）优化的前提下，EDA和IP公司只有密切合作，才能让共同客户群的设计流程执行更加顺畅。

根据今年4月半导体IP研究机构IPnest发布的“设计IP报告”，2022年全球半导体设计IP市场排名前10的供应商依次为：Arm、Synopsys、Cadence、Imagination、Alphawave、Ceva、VeriSilicon、SST、eMemory Technology以及Rambus。

全球半导体设计IP企业2021-2022营收排名（来源：IPnest）

我们可以看到，半导体IP领域排名前三中，有Synopsys和Cadence两大EDA公司，西门子EDA（Siemens EDA）的前身 Mentor Graphics在创立早期也曾涉足 IP领域。丰富的IP数据库对于EDA工具来说可以协同增效，但是国外企业也仅两大EDA巨头完成了“EDA工具全家桶+IP授权”模式，打造丰富、完整的IC设计生态，就国内来说，EDA公司和IP公司之间还是相对独立的。

分立的EDA公司一枝独秀绝不能支撑整个体系，需要与系统级开发商深度耦合，系统级开发商对产业深度理解并挖掘客户需求，最终反馈到IP设计，再反向传导至EDA完成闭环。今年，本土EDA企业合见工软收购了高速以太网控制器IP企业北京诺芮集成电路，这也是本土EDA企业对IP产品线布局的一次标志性事件。合见工软在新闻中表示，从长期看和行业发展来看，EDA公司一定会面临客户对IP的需求，所以强化自己IP业务团队将是大势所趋。

未来这一形势是否会进一步改变，EDA和IP公司之间是否能擦出更多火花？在ICCAD 2023上，多家IP、EDA企业接受了《电子工程专辑》等媒体的采访，就IP与EDA公司之间的定位、合作模式、Chiplet新兴领域机会等方面进行了深入交流，最后大家还对2024年行业复苏情况进行了展望。

国内IP和EDA公司为什么处于分立状态？

从产业和技术发展顺序来看，IP是在EDA之后出现的。早期EDA的出现解放了人工设计的繁杂，多个自动化设计软件环境衔接逐渐形成了各种设计流程的最初形态，随着设计效率增加和摩尔定律的演进，SoC复杂度提升。

“出于SoC设计对子模块的重复需求，形成了EDA环境中可被调用的‘库’的形式，IP的概念才逐渐出现，其文件形式和组成也符合主流设计流程。SoC设计人员和IP设计人员开始分工，出现了为专职设计IP并提供收费授权模式的第三方公司，慢慢发展成为一个独立的生意。”锐成芯微CEO 沈莉表示，随着后期IP和EDA相关性的分离，开始出现一些单独做IP的企业，“最典型的比如Arm，国内外现在也有数百家这样的独立IP公司。在近两年国内半导体新创公司蓬勃发展下诞生了大量IP需求，也催生了很多独立IP企业。” 

锐成芯微CEO 沈莉

那么为什么国内的EDA公司和国内的IP公司还没有非常紧密地融合在一起，甚至整合成一家公司？沈莉认为，首先由于整个行业的产业链分工演变，新兴的IP公司可以独立存在，而不是必须要有自己的EDA工具。“在工具链环境成熟的当下，这些独立IP公司可以选择客户指定或业界主流的环境，来交付相应文件形式的数字、模拟等各种IP。”

中国半导体EDA和IP企业很多还在成长的初期阶段，面对强大的海外竞争对手，这些公司往往需要投入更大体量的资金和资源来专注于发展各自的领域，因此很难在短时间内改变相对独立的关系。

再者，在业务运营上，EDA和IP公司之间的商业模式存在一定的差异。EDA公司通常提供更广泛的解决方案，包括数字设计、验证、布局布线、模拟、版图等多个环节，而IP公司则主要提供芯片设计中的设计模块。因此，在商业合作中，EDA和IP公司需要相互协调，例如锐成芯微就在多年前开始使用华大九天的EDA工具设计模拟IP，通过不断打磨优化互相进步。

从市场发展角度，沈莉认为不排除未来国内EDA和国内IP公司，通过收并购、投资或开创新业务的模式进行更多结合。这样的好处是可以提供给设计企业更完整且有差异化的服务，甚至可能出现“EDA+IP+设计”一条龙服务。但需要认清的一个事实是，目前国内无论EDA还是IP企业，与国际巨头相比都还相对弱小，“所以在这个阶段，先满足市场需求，在技术上做出自己的特色，锻造自己的长板，才是我们中小EDA和IP公司更重要的发展方向，而不急于去促成EDA和IP在共同业务上的融合。”这也更符合国内半导体当前发展阶段的需求。

奎芯科技副总裁 唐睿 也认为，现今中国IP和EDA的企业还是独立发展，是一个历史阶段的问题。大部分本土EDA公司本身全产业链的整合还没有完成，但是像“三大家”这样的EDA巨头，是已经完成了全产业链整合，再横向整合IP。“现在国内EDA在各个领域仍在全力攻关，大部分公司会把自己核心的技术，在某些点做大、做强、做精，再整体考虑是否进行整并。我认为目前还没有到这个（EDA和IP企业大规模整并）阶段。”

奎芯科技副总裁 唐睿

有没有催化剂可以加快这一阶段的到来？有。

ChatGPT为代表的语言大模型对芯片算力的要求不断上涨，也在刺激着AI芯片用Chiplet等新兴的技术路径来突破摩尔定律，实现更优PPA。于是后摩尔时代对处于IC设计上游的EDA和IP，提出了更高的要求，要支持3D-IC、Chiplet的Die-to-Die互联和异构集成，也为EDA和IP的融合提供了先决条件。

IP厂商看Chiplet

所谓Chiplet，是将复杂芯片拆解成一组具有单独功能的芯粒单元die（裸片），通过die-to-die的方式将模块芯片和底层基础芯片封装组合在一起，形成系统芯片。通过这种方式，不同工艺节点的Chiplet可以被搭配组合，从而创建具有不同功能集的产品，这样既能满足日益多元化、差异化的下游需求，又相较整块芯片采用先进工艺显著降低成本。

芯原股份创始人，董事长兼总裁 戴伟民博士

芯原股份（VeriSilicon）目前是国内排名第一，全球第七的半导体IP授权服务提供商。芯原股份创始人，董事长兼总裁 戴伟民博士 早年间曾经创立过EDA公司Ultima，后更名为思略科技（Celestry），于2002年被Cadence收购。

戴伟民在IP和EDA领域都很有见解，他认为Chiplet之所以有商业化方面的难度，是因为Chiplet是一种“新IP”形态，一但Chiplet模块确认并制成之后，就不能像软件那样在开发应用中再进行调整了。“所以做Chiplet的公司首先要找好落地场景，知道这颗芯片到底为谁而做，根据应用需求去选择适合的IP，然后加上外围必要的电路制成Chiplet,而不是随便将IP‘硬化’就可以了。”Chiplet供应商要更多地考虑根据应用的具体需求来量身定制。就芯原而言，提供Chiplet之后，对公司本身的商业模式来说，并不会有改变，“还是为芯片设计做服务，只不过以前授权的IP大多以软件的方式交付，做成Chiplet后会以‘硬件’的方式交付，芯原创造的价值会更多一些。”

其实Chiplet的技术核心，就是将芯片的性能和工艺进行解耦，然后把一颗复杂SOC大芯片按照不同功能、不同应用、不同工艺分成不同的芯粒来做异构集成。本质上是使不同的芯粒能够像一颗芯片一样实现高效连接并工作，发挥每个个体的最好能效。

“要实现Chiplet，最本质的是实现片间（Die-to-Die，D2D）的高效互联，也是Chiplet技术落地最核心的地方，这对接口IP的要求很高。” 谈到Chiplet与接口IP的关系，芯耀辉董事长 曾克强 表示，首先接口IP要做到大带宽、低延迟，能够帮助不同的芯粒实现高效互联，“就像他们在一颗芯片上工作一样。”

芯耀辉董事长 曾克强

此外Chiplet的片间互联也需要整个生态链有一个协同统一的互联协议标准，目前的D2D接口协议大致分为串口和并口的协议，两种技术路线的选择取決于三个因素：1、芯片系统性能的需求，如延时、能耗、总带宽等；2、芯片物理实现的限制，如芯片面宽，bump pitch等；3、封装的选择和设计限制，如封装层数、封装厚度、线宽线距等。

以往IC设计公司在设计SoC时，前期是不用考虑后端封装设计的，所以目前国内大多数的芯片公司并没有对于Chiplet封装设计的know-how。这一点作为接口IP厂商的芯耀辉在早期就把先进封装要求的参数考虑进去了，实现了芯片接口IP和封装的协同设计。据悉芯耀辉目前已经和国内多家先进封装厂商开展联合工作。

目前国外主流的Chiplet标准是2022年推出的UCIe（Universal Chiplet Interconnect Express），芯原股份、芯耀辉等都是国内第一批加入UCIe组织的IP厂商。而中国也针对国内的产业链，推出自己的Chiplet原生标准，“芯耀辉是国内Chiplet产业联盟（CCLL）的首批会员，也是国内Chiplet标准《芯粒互联接口标准》（ACC）的制定企业单位之一。”曾克强说到，“目前我们是国内第一家完成UCIe die-to-die IP量产交付的厂商。”

奎芯科技同样专注高速接口IP和Chiplet，目前也已经在与客户共同研发一些Chiplet 相关产品，预计将在明年推向市场。唐睿认为，目前整个行业还是处于先进工艺话语权更大的时代，“因为Chiplet作为一项新兴技术，要打入市场必然要看性价比，在这点上，先进工艺还占据主导地位。”

Chiplet将较成熟工艺的Die切开，再利用先进封装来重新整合，势必会增加一些芯片或者封装面积的冗余。“这些冗余会不会抵消其性能或成本上的优势，目前还不明确，但任何一个新技术都会经历这样的阶段，直到它被证明更有价值。”唐睿认为，从IP供应商的角度，在Chiplet领域发展肯定会考虑到这项技术的周围环境，例如测试验证方面肯定需要借助EDA工具的配合，也包括和封装厂商的对接。

“在我看来，Chiplet还是处于发展的较早期阶段，Chiplet和IP产业的并行发展会持续相当长一段时间。未来就算有一部分IP硬化到die里，这些IP还是存在的。其次，用互联IP把die连接起来是必不可少的。IP公司本身的产品种类很多，并不是所有都和Chiplet相关，所以当前独立IP公司本身的业务存在是有其合理性的。”唐睿说到。

EDA厂商看Chiplet

除了高端IP，实现Chiplet也需要全新的设计流程和EDA工具，从真正意义上实现让终端应用来定义并设计芯片。从EDA公司角度，西门子EDA全球副总裁兼中国区总经理 凌琳 认为应该重点关注怎么样去支撑Chiplet芯片的落地。

早在2013年，西门子EDA就与一家客户基于2.5D设计了一款multi-chip Module，这也是当时Chiplet的雏形。这类对于组合不同工艺的颗粒，放在一个基板上最终做成超级SOC的研究，放在当时可以说是非常前沿。

西门子EDA全球副总裁兼中国区总经理 凌琳

凌琳认为，EDA提供了一个创新工具集，不但需要能够赋能客户去做一款能量产的设计，而且要确保能在产线上生产出来并保证高良率。“我们2013年做这个项目的时候，除了我们作为EDA公司，还有IP公司、Fabless和Foundry几方协同，这样一来才能把设计的架构雏形真正实现。”

对于一家EDA公司来说，做Chiplet的关键在于工具上的突破，比如芯片和芯片之间的Interposer（硅中介层）要插用到TSV（硅通孔）技术，只有合适的EDA工具能把引线接出来。其他还包括将芯片内部DFT、DRC测试实现跨芯片堆叠。

凌琳以西门子EDA的早期设计验证平台工具Calibre为例，这款工具很早就开始赋能类似Chiplet的3D-IC设计，市占率很高。“不单单是针对Chiplet，EDA公司要对业界的创新承担对应的责任。一旦你的客户有这样的创新需求，而你不能提供，自然有能够做到的其他EDA公司能提供更好的解决方案。”

关于IP行业和半导体市场周期

从2022年下半年开始，整个半导体行业进入了新一轮的下行期。周所周知，们半导体这一行是有周期性的，时而供不应求，时而供过于求，这次周期的直接形成原因是疫情期间大家对于缺货恐惧导致的盲目备货、囤货，导致现在整个市场都在去库存阶段。

但也是在过去一年，国内的芯片设计企业数量增速虽然放缓，却仍有两百多家的增长。回忆前几年，看到国内有2000多家芯片设计企业的时候，大家已经在讨论整并潮的到来。为何在行业下行期，芯片设计企业还在不断增多？对于IP企业来说意味着什么？ 

曾克强 从事半导体行业二十多年，看过很多行业的起起伏伏，“但我从没看到半导体行业像今天这么火热，尤其是半导体设计上游的IP企业，以往是服务手机、PC等终端厂商的，根本没想到能有一天站在台前，受到大众的关注。现在开始的十年，都是半导体行业的黄金十年，每一位普通人都会知道有台积电、英伟达、AMD，这放在十几年前是根本不可能的。”

人们之所以关注半导体，是因为如今的人工智能、汽车电子基础底座都是半导体，这也令更多半导体人产生了一种使命感和责任感。“不要只为了赚一点小钱或做一些短期投资，而去做me too（同质化）产品，中国企业要敢于去做前人没有做过的，对产业、对客户真正有价值的东西。”曾克强总结了八个字—— “志不求易，事不避难”，唯有真正敢于攻坚克难的公司，才能在现在这样一个增速比较缓慢的下行期聚焦最本质的东西--做好产品、修炼内功，在未来行业复苏的时候迎接更大的机会。

“从今年和去年市场对IP的需求、项目数量来看，并没有出现大幅下降，保持在一个比较平稳的需求关系。” 沈莉认为，这体现了很多设计业客户仍在开发新项目，并且积极选择国产IP方案供应商，“这与中国开始有能力引领应用领域的走向有关系。芯片公司开始更多聚焦汽车类、工业类、信创类产品，而不是像之前主要聚焦在消费类领域。”

另外，很多系统厂商也开始自研芯片，进入芯片设计领域，并且这个趋势仍在增长。相对来说，反而是一些原先主要依靠融资的初创公司在这轮周期中稍显乏力，他们在一些项目的规模或工艺节点上，行事风格变得更谨慎了一些，例如在制程的选择上，会更关注项目落地的可能性，相较于最先进的工艺节点，他们现在更倾向于在能打开市场的、够用的范围里作选择。沈莉认为，目前很多企业库存的消化已经到了一定的阶段，“如果这样的势头能够保持下去，我很看好整个半导体设计行业的发展能够持续保持稳健的态势。”

戴伟民认为，Chiplet这两年才开始受到广泛关注，事实上这并不是一个很新的概念，AMD、Intel,以及芯原的某些客户，都已经推出了相关的基于Chiplet架构的芯片产品，只不过目前都主要是定制化+自用的模式，还没有开放的、在广泛的生态中互通互联的商业化的Chiplet。“我们希望在新一轮周期开启后，可以提供第一批商用的Chiplet产品，根据芯原目前的客户需求，已经看到两个Chiplet率先落地的应用领域，一是数据中心芯片，预计会在这两年形成趋势；二是自动驾驶芯片。在这两个应用的推动下，开放、通用化的Chiplet很可能在中国先落地。

奎芯科技的客户以数据中心算力芯片和车用算力芯片为主，从IP厂商的角度来说，唐睿认为这些芯片设计公司的活跃度在整个下行周期仍然相当高，因为这两个应用领域在今年总体并未受到多大影响。“我比较看好整个行业的未来大趋势，尤其是在人工智能飞速发展的今天，大芯片需要scale out来实现算力提升，Chiplet是目前最有价值探索的路径，也对我们的互联IP提出了需求。”

在2023年7、8月时，行业曾经有人说会在第四季度出现迹象，但这更多是世界宏观经济带来的影响，具体到如半导体行业，仍然不那么确定。谈到行业何时复苏，凌琳认为 预测复苏好比“算命”，所有半导体人都希望越早复苏越好。“从EDA的角度来说，第四季新的design start趋势明显，很多客户确实有了复苏迹象。”

凌琳希望所有人在低迷和下行周期中，要更注重创新和研发，这样在未来慢慢好起来的趋势当中，才能够获得回报。“而如果不投研发、不创新，只在低端产品上重复，是没有用的。我在此呼吁，产业界要协同起来，用最好的生态系统去克服困难，如果大家都这样想并付诸行动，那么复苏就在眼前。”