在2nm工艺节点生产上，台积电在光刻计算方面，一改过去依赖于CPU的方式，将导入以英伟达的DGX H100的AI系统进行协助生产。除了英伟达，ASML、EDA巨头新思科技（Synoposys）也将参与到台积电2nm试产的前置作业。
近日，有媒体报道，晶圆代工大厂台积电近期已经启动了2nm试产的前置作业，同时将导入英伟达先进的DGX H100的AI系统，来大幅提升试产效率，减少能源消耗。预计，苹果、英伟达（NVIDIA）等大厂都将会是台积电2nm量产后的首批客户。
尽管台积电对相关的传闻不作评论，但强调2nm技术研发进展顺利，预计2025年量产。
据悉，为应对2nm试产前置作业，台积电内部已经调配千人以上的研发人员到竹科研发厂区做准备。台积电初期会先在竹科建立小量试产生产线，目标今年试产近千片。若试产顺利后，将导入后续建设完成的竹科宝山Fab 20厂，且由该厂团队接力冲刺2024年风险试产与2025年量产目标。
2022年6月，在2022年北美技术论坛上，台积电正式推出了N2（2纳米级）制程技术，将于2025年量产。这也是台积电首次使用全新的环绕闸极（GAA）晶体管架构的工艺技术。
今年4月，在2023年北美技术研讨会上，台积电披露了其2025-2026年及以后即将推出的N2 2nm级生产节点计划的更多细节，包括其将在2nm工艺节点引入新型的GAAFET结构，即门全包围场效应晶体管（Gate-All-Around FET）结构。
根据台积电介绍，相较于N3E制程技术，N2技术可在相同功耗下，性能最快增加15%；在相同频率下，功耗可降低30%，同时晶片密度增加逾15%。而这一N2工艺将会在2025年进入量产。
值得一提的是，在2nm工艺节点生产上，台积电在光刻计算方面，一改过去依赖于CPU的方式，将导入以英伟达的DGX H100的AI系统进行协助生产。据悉，英伟达在今年3月发布的面向芯片制造行业的突破性技术——NVIDIAcuLitho计算光刻库，可以将计算光刻加速40倍以上，使得2nm及更先进芯片的制造成为可能。
英伟达CEO黄仁勋表示，“计算光刻是芯片设计和制造领域中最大的计算工作负载，每年消耗数百亿CPU小时。大型数据中心24x7全天候运行，以便创建用于光刻系统的掩膜板。这些数据中心是芯片制造商每年投资近2000亿美元的资本支出的一部分。”
据了解，计算光刻通常包括光学邻近效应修正（OPC）、光源-掩膜协同优化技术（SMO）、多重图形技术（MPT）、反演光刻技术（ILT）等四大技术。当芯片的关键尺寸小于光源波长的时候，所需要的掩膜板越来越复杂。几十年来，芯片在制造过程中制作掩膜一直是半导体制造中的关键环节，特别是随着芯片缩微化至3nm及以下，不仅需要更加精准的光刻计算，而且光刻计算所需的时间也越来越长。
然而，英伟达cuLitho能够将计算光刻的速度提高到原来的40倍，不仅大大提升了计算光刻的效率，也大幅度降低了能耗。
据悉，台积电可通过在500个DGX H100系统上使用cuLitho加速，将功率从35MW降至5MW，替代此前用于计算光刻的40000台CPU服务器。使用cuLitho的晶圆厂，每天可以生产3-5倍多的光掩膜，且仅使用当前配置电力的1/9。以英伟达H100 GPU为例，这款GPU的制造需要89块掩膜板，当在CPU上运行时，处理单个掩膜板需要两周时间，而在GPU上运行cuLitho只需8小时。
据悉，除了英伟达，ASML、EDA巨头新思科技（Synoposys）也将参与到台积电2nm试产的前置作业。
您可能感兴趣
