聚焦Chiplet和先进封装：2023 EDA/IP与IC设计论坛演讲精粹

在今年的国际集成电路展览会暨研讨会（IIC Shanghai 2023）上，EDA/IP与IC设计论坛成为最受与会观众欢迎的会议之一。本届EDA/IP论坛邀请到国际和国内领先的14家EDA和IP厂商，为IC设计行业带来一场前沿芯片设计、验证和先进封装的技术盛宴。约有一半的演讲主题都涉及Chiplet和先进封装相关技术、产品和市场趋势，这表明国产EDA/IP厂商正在积极探索后摩尔时代的复杂芯片设计新思路，有望推动国产芯片设计的自主创新突破。

《国际电子商情》副主分析师夏曾德已经将本次论坛上午7场主题演讲单独报道发布，详见如下主题和链接。我仅汇总下午7场主题演讲的概要介绍，希望对从事IC设计的读者有所帮助。

• Cadence：大数据+AI分析， JedAI平台启动EDA发展新引擎

• 芯瑞微：后摩尔时代的多源异构芯片封装热仿真技术探讨

• Andes晶心科科技：RISC-V架构软件解决方案涵盖底层工具链、系统适配、集成开发环境

• 奎芯科技：M2Link Chiplet D2D赋能高性能计算

• 芯和半导体：Chiplet技术与设计挑战

• 思尔芯：异构验证助力先进SoC设计，多种方法提升验证效

• 安谋科技：新一代“周易”NPU赋能高算力AI应用

对国产EDA/IP厂商调研分析报告或其它Fabless行业分析报告感兴趣的读者，可以免费在线申请完整版PDF报告：Fabless100系列行业分析报告免费下载申请！

杭州行芯：先进工艺下芯片EMIR-Power-Thermal协同分析EDA解决方案

杭州行芯科技的高级产品工程师张润捷展示了行芯面向先进工艺芯片设计的完整Signoff EDA解决方案，其中包括：

• 全芯片签核寄生参数提取解决方案GloryEX
• 全芯片电源/信号可靠性Signoff解决方案GloryBolt。其核心功能包括静态与动态压降分析、信号线/电源线电迁移分析、供电网结构分析、静态与动态功耗分析、Rush Current/Power Up、支持先进工艺与self-heating模型、ESD静电保护检查等。
• 全芯片功耗分析解决方案GloryPI，以及芯片级多物理域解决方案 PhyBolt。二者结合起来可以提供Signoff Power与片上温度仿真的主流功能、与业界Golden Ref工具一致的精度，以及功耗与温度集成仿真功能。

芯耀辉：国产先进工艺完整IP解决方案赋能产业数字化

芯耀辉技术支持总监刘好朋分享了全球IP市场趋势，从2010至2020年，全球IP年复合增长率约8%，其中亚太地区和中国市场增长最快。处理器IP和接口IP占据了IP市场的主要份额，而接口IP是成长最快的IP类别。据IPNest预测，接口IP市场未来几年将维持高增长（CAGR约16%），在2025年达到18亿美元，有望超越CPU IP的份额。中国接口IP市场成长空间巨大，近年增速超过40%，但是国际厂商把持了将近90%份额。

Chiplet可解决芯片设计复杂度、不同工艺集成等衍生问题，不同功能的IP 如CPU、内存、接口等）可灵活选择不同的工艺分别进行生产，实现功能模块的最优配合。根据Omdia的资料，到2024年Chiplet的市场可达58亿美金，比2018年的6.45亿美金成长9倍。Chiplet融合了多种先进封装和接口IP技术，比如MCM、Interposer、TSMC CoWos、Fan Out、

Wafer level packaging、TSMC InFo WLP、Samsung FOPLP、Silicon Bridge、Intel EMIB、3D stacking、Intel Foveros等，高速接口IP包括USB、PCIe、SerDes、MIPI、HDMI、D2D、DDR等。

芯耀辉的IP设计差异化技术可以总结为：

成功的IP产品组合涉及多方面因素，包括质量、完整前后端服务、差异化特性、先进及广泛的协议，以及先进工艺支持等。芯耀辉的IP成功因素可以总结为：

• 可量产、跨工艺、多产品、多应用验证
• 完整全方位验证的模块、IP、芯片级、系统级、更优的可靠性、兼容性
  • 出色和可靠的性能、功耗、面积、成本优势
  • 最优并已验证的架构和设计
  • 理解应用系统，定义创新的优化特性
  • 完整设计和验证及自动化平台和流程
  • 先进工艺制程CAD 技术专家
  • 长期积累专注IP 的大型专业设计专家团队：协议、架构、模拟、数字、版图、后端、封装、板级、 SIPI 、 ESD 、固件、软件、硅验证、 QA
  • SoC及系统专家，子系统、 SoC 后端服务，及各种定制服务
  • FAE和SE，技术应用支持和实现解决方案专家

芯耀辉国产先进工艺完整IP 解决方案具有如下优势：

• 拥有国产FinFET 先进工艺一站式完整解决方案
• 业界领先的模拟和数字IP 研发团队， PPA 优、兼容性好、可靠性高、融入可量产创新技术
• 洞察中国市场和客户的特定需求，提供差异化的增值和升级服务
• 完整车规级接口IP 解决方案赋能国产自主车规级 SoC 芯片发展，推动中国汽车电子产业的自主可控
• 芯耀辉在数据中心、智能汽车、高性能计算、5G 、物联网、人工智能、消费电子等多个领域都能提供一站式接口 IP 解决方案，赋能各个应用领域 SoC 的国产浪潮和产业数字化。

芯行纪：构建新一代数字实现EDA平台

芯行纪资深业务总监陶然分享了EDA通过AI预测PPA和优化参数带来的好处，传统EDA工具通过手动选择参数需要90天时间实现PPA，而通过机器自动选择参数来实现PPA仅需2天时间，而且可以改善PPA30-50%。

芯行纪发布的首款自动布局规划软件AmazeFP已经在多个CPU、GPU、RISC-V内核及AI芯片实例中得到验证，可以缩短设计时间、提升频率、加速收敛及降低功耗。此外，通过该工具，利用机器学习技术预测绕线拥塞，也可以让绕线拥塞问题得到大大改善。

该公司与亚马逊云科技（AWS）合作打造智能布局规划工业软件AmazeFP云端方案，帮助IC设计公司以“云端部署，按需使用“的方式来提高工业软件的灵活性和敏捷性，同时优化成本效率。

英诺达：加速系统验证

英诺达前端设计服务经理邢千龙认为，验证已经成为IC设计的瓶颈。目前IC设计验证流程的痛点在于：IP整合，不同验证平台的切换，不同验证阶段的数据衔接；设计验证组件的不可重用性，急剧增长的验证人力需求越来越阻碍芯片的验证效率；传统SoC验证方式已经难以满足市场对SoC验证和流片前软硬件协同验证的需求；高昂的硬件验证平台成本令很多公司望而却步。

随着更多的系统厂家进入芯片设计领域，软硬件协同仿真在验证活动中的占比越来越大，软件团队的介入点更加提前。在这一阶段RTL 代码和软件联合迭代的需求，快速构建硬件加速仿真和原型验证环境的需求也日益旺盛。不同类型的芯片，在不同验证阶段需要使用合适的工具，使用不同的硬件资源验证工具的选择、验证平台之间的移植和调试等已成为提升验证效率的一大痛点。

英诺达EnCitius System Verification Studio (SVS) 系统验证平台是SoC及系统相关验证的集成式全栈解决方案，基于英诺达自主研发的验证流程和云平台，采用业界一流的硬件验证系统。配合专业的设计验证服务团队，SVS可以帮助芯片设计厂商加速验证仿真流程、降低研发成本、提高流片良率、缩短产品面市时间。SVS产品包含三个系统级解决方案：硬件仿真加速解决方案、原型验证解决方案、SoC集成解决方案。

英诺达 EnCitius SVS硬件系统的硬件仿真总容量增加到46亿门，最新型的Emulator机型已上线运行；新增系统原型验证系统预计总容量将达10亿门；系统验证集成方案包括顶层集成EDA工具和系统级/模块级验证设计服务。

安全快捷的接入方式结合丰富的验证组件库可支持仿真加速、原型验证环境构建。

SVS系统验证集成解决方案依托英诺达的软、硬件验证云平台资源，集成多种验证平台的IP、流程及验证组件，可快速生成不同验证阶段所对应的模型和配套的验证环境及flow脚本，

为客户提供从子系统/SoC仿真、硬件仿真加速验证，到大规模设计原型验证的一站式解决方案。

速石科技：企业级一站式IC设计研发云平台

速石科技高级解决方案技术顾问张大成阐述了其专业EDA上云落地服务如何帮助百家半导体设计企业实现研发体系的降本增效。速石科技的IT/CAN服务包括如下内容：

企业级一站式IC设计研发云平台依托分布在全球多地的数据中心，提供专业的IC设计环境和IT/CAD服务支持，通过完善的产品调度平台和管理平台，为IC设计企业提供国产化集群调度管理最佳解决方案。

该公司的业务上云策略分析通过分析客户的EDA业务流程，规划上云业务效率提升策略。多种上云类型如下：

自主可控的速石调度器（Fsched）可实现高吞吐量资源调度、自动化资源管理、多样化资源分区及动静态灵活分区，从而提供充足且灵活的云端算力资源池，可应对各种大规模算力业务场景，如：突发算力需求、阶段性波峰需求、不可预测类持续性算力需求。

速石科技与合作伙伴一起，构建IC生态大家庭，共同建设IC研发云平台。目前的合作伙伴包括：

图研（ZUKEN）：拥有真3D功能的EDA在IC先进封装设计中的应用

图研（上海）技术开发有限公司高级应用工程师尹志详细介绍了日本ZUKEN公司及其CR-8000 Design Force系统级多板设计3D工具在先进封装设计中的应用。

CR-8000的3D技术在延长现有路线中能发挥如下作用：

• 2D/3D实时切换，很直观的看到内部构造，实现最佳的合理规划
• 使用最先进的盲埋技术，实现高密度设计
• 复杂的SiP、3DIC和多板互联等在3D状态下可以编辑
• 系统级状态下进行3D干涉/间距验证，提前发现问题缩短产品设计周期，节约成本。

CR-8000的具体设计应用案例包括Die盲埋设计、3D多层Chip堆叠DRAM设计、3D机电协同设计等。此外，CR-8000 Design Force可实现设计与仿真的无缝对接，在其系统设计环境下集成ANSYS、Keysight、CST、Synopsys和NI的仿真工具，实现SI、PI和EMC等仿真功能。CR-8000导出3D详细模型，无需仿真建模，而且导出3D模型时的简略化和轻量化处理可大幅度缩短仿真前处理时间。

CR-8000 Design Force也已经将AI融入到电子设计中，可以实现AI模仿布线、AI放置丝印、AI布线多方案候选，以及AI判断DRC疑似错误等功能。

奇异摩尔：基于Chiplet的超大规模异构计算平台

奇异摩尔产品及解决方案副总裁祝俊东从AIGC大模型的挑战谈起，引出该公司基于Chiplet 的超大规模异构计算平台。AI 的飞速发展使 AI 模型在手写识别、语音识别、图像识别、语言理解等领域的表现加速，将要达到甚至超越人类平均水平。实现ChatGPT等大模型的核心四要素包括算法、数据、工程和算力，其中算力需要CPU、GPU、DSA和AI芯片的高性能支持。

超大规模计算对半导体提出了的四大挑战：算力需求持续翻倍、算力功耗比成为核心问题、存储访问功耗比重攀升、互联系统效率成为瓶颈。而以同构和板卡级互联为特点的数据中心架构将无法支撑未来超大规模计算的需求，英伟达、英特尔和AMD都在尝试新的CPU、GPU和APU高性能异构计算方式来应对这些挑战。

要构建超大规模异构计算平台需要五大关键技术，分别是：超大规模计算架构、统一编程模型和库堆栈、异构计算单元芯粒化、超高速大规模传输网络、先进封装技术。融合这些技术的关键在于芯粒（Chiplet）。基于 SoC 架构进行拆分重组，将主要功能单元 (IP) 转变成独立芯粒 (Dielet)，并通过先进封装和 Die-to-Die接口，将其连接到 Chiplet 互联网络 (OCI) 中，组成系统级宏芯片 (MSoC)。通过 Chiplet 设计，将大芯片分成更小的芯粒，可有效提高性能、改善良率，降低研发成本，加速上市周期。

奇异摩尔专注于2.5D/3D Chiplet 相关技术研发，基于异构计算架构提供全球领先的高性能计算 Chiplet 通用产品及全链路服务，致力于成为高性能异构计算平台的基石。

该公司的核心产品包括：Die2Die 接口 Kiwi Link、高速互联芯粒 Kiwi IOD-2.x/2.5D Chiplet、高性能互联底座 Kiwi BD - 3D Chiplet。其Chiplet系统解决方案是以数据存储和传输为中心，通过 Fabric 连接和调度不同类型计算单元的超大规模分布式异构计算平台。

对国产EDA/IP厂商调研分析报告或其它Fabless行业分析报告感兴趣的读者，可以免费在线申请完整版PDF报告：Fabless100系列行业分析报告免费下载申请！