为万亿晶体管芯片诞生铺平道路

在IEDM 2022(2022 IEEE国际电子器件会议)上，英特尔发布了多项突破性研究成果，继续探索技术创新，以期在未来十年内持续推进摩尔定律，最终实现在单个封装中集成一万亿个晶体管的目标，包括：3D封装技术的新进展，可将密度再提升10倍；超越RibbonFET，用于2D晶体管微缩的新材料，包括仅三个原子厚的超薄材料；能效和存储的新可能，以实现更高性能的计算；量子计算的新进展。

下一代3D封装技术实现准单片芯片

与IEDM 2021上公布的成果相比，英特尔在IEDM 2022上展示的最新混合键合研究将功率密度和性能又提升了10倍，并且还通过混合键合技术将互连间距继续微缩到3微米，实现了与单片式系统级芯片(system-on-chip)连接相似的互连密度和带宽。  

“我们将其称之为准单片芯片(quasi-monolithic chip)。”英特尔研究院副总裁、英特尔中国研究院院长宋继强博士解释说，传统的芯片制造和封装隶属不同工艺层级，“是两个步骤的事”，但英特尔这次的做法是使用多个芯片集成得到一颗大的封装级芯片，它拥有更高的密度和带宽，但体积和功耗却更低。

简单而言，英特尔此举就是通过混合键合技术、新材料和新工艺模糊了封装和芯片制造之间的界限，一方面将3D封装互连的多个步骤由封装厂转移到了芯片制造工厂中，另一方面也为顶端芯粒和底部芯粒的大小与相对位置带来最大的灵活性，解决了典型硅通孔的功率和信号完整性问题。例如通过英特尔的试验和选择，通过TDV绝缘无机填充物过孔的方式，可以不需要增加额外一个芯粒就形成过孔连接，还能在增加过孔连接线密度时提升信号完整性。

在谈及先进制程和先进封装之间的关系时，宋继强博士强调称，“对英特尔来说，是不可能先专注于封装而舍弃制程的，制程是我们的根本。”一方面，只有通过更好的晶体管设计，让一个DIE既小又低功耗，还可以容纳更多的晶体管，即使这些需求是有矛盾的；另一方面还可以把不同工艺节点上不同厂家的芯片能够封装在一起，这是进一步提高系统集成度的方法。

“所以这两者之间一定不是舍弃谁、重点发展谁的关系。”他说，英特尔的IDM 2.0系统级代工(systems foundry)理念，也是希望把英特尔原来做制造的经验进一步推广到封装领域中。

超薄“2D”材料，在单个芯片上集成更多晶体管

本次会议上，英特尔展示了一种全环绕栅极堆叠式纳米片结构，使用了厚度仅三个原子的2D通道材料，同时在室温下实现了近似理想的低漏电流双栅极结构晶体管开关。这是堆叠GAA晶体管和超越硅材料的固有限制所需的两项关键性突破。

按照宋继强博士的说法，随着GAA晶体管架构源极和漏极之间的间距进一步缩小，会产生比较明显的短沟道效应，既容易产生漏电，又不容易控制电流的通断，传统的硅材料作为主要的通道材料此时遭遇了明显的瓶颈。而如果换成过渡金属硫化物，由于它本身是一种厚度仅为三个原子的二维材料，轻薄且导电性强，非常适合作为源极-漏极的通道材料。

此外，英特尔研究人员还展示了对2D电接触材料的拓扑结构的首次全面分析，有望为打造高性能、可扩展的晶体管通道进一步铺平道路。

能效和存储技术的新可能

英特尔在业内率先展示了性能可媲美传统铁电沟槽电容器(ferroelectric trench capacitors)的堆叠型铁电电容器(stacked ferroelectric capacitors)，这是一种可垂直放置在晶体管上方的存储器，可用于在逻辑芯片上构建铁电存储器(FeRAM)。同时，业界首创的器件级模型，可定位铁电氧化器件(ferroelectric hafnia devices)的混合相位和缺陷，标志着英特尔在支持行业工具以开发新型存储器和铁电晶体管方面取得了重大进展。

为打造300毫米硅基氮化镓晶圆(GaN-on-silicon wafers)开辟一条可行的路径，从而让世界离超越5G和电源能效问题的解决更进一步，是另一项值得关注的创新。数据显示，该技术的截止频率最高可达680GHz，实现了比行业标准高20倍的增益，并在高性能供电指标上打破了行业记录，非常适合5G基站、多天线阵列电源管理、电动汽车大电流高速充电等应用。同时，由于基于硅基衬底制造，这和目前我们所熟知的300毫米硅晶圆生产流程兼容，更便于生产工艺导入。

此外，英特尔在超高能效技术上也取得了突破，特别是在断电情况下也能保留数据的晶体管。“至此，对于三个阻碍该技术在室温下完全实现并投入使用的障碍，英特尔的研究人员已经解决其中两个。”宋继强博士说。

制造用于量子计算的性能更强的量子位

英特尔的研究人员加深了对各种界面缺陷(interface defects)的认识，这些缺陷可能会成为影响量子数据的环境干扰(environmental disturbances)，从而找到了储存量子信息的更好方法。

有关量子位的制造，英特尔曾尝试了两种不同类型的量子位：一种是用固态电路模拟量子位，另一种是通过硅电子自旋的方式。考虑到自身优势，英特尔在批量化生产、制造更大规模量子位道路上，还是认为硅基量子点的方式最可行。

下图简单展示了这一概念，量子阱里可以操控硅的单电子自旋方向，而电子自旋的方向就用于表征量子比特的状态。但从生产制造角度来看，不同层的表面、层与层之间都会产生缺陷，而这些缺陷会影响量子比特的稳定性，甚至会产生虚假量子比特的可能。总体而言，目前的量子比特仍然处于量级较少的状态，还属于试验型测试芯片，尚处于充分理解如何制造大批量、能够达到未来良率的量子比特的阶段。

结语

“从2023年到2030年，8年时间里要让单芯片上的晶体管数量从1千亿颗变为1万亿颗，即实现2³次方的提升，无论从哪个角度衡量都是一个相当激进的目标。”宋继强博士表示，要实现上述目标，如果没有晶体管微缩技术、新3D封装技术等前沿组件研究的革命性突破，将很难实现。