晶圆代工“台积电时代”即将结束？

早前就有消息传出台积电的3nm工艺可能延迟的消息，在Seeking Alpha上的一篇文章认为，台积电释放很多危险信号，它将经历和Intel的10nm工艺节点一样的至暗时刻，台积电的工艺领导地位将不稳。

一方面是，台积电对实际工艺规格描述非常模糊。比如描述N5 与 N7 相比缩小了 1.8 倍（略低于 2 倍基准，但符合台积电每个节点的平均缩小），这让人得出结论，N5 的逻辑密度达到了 171MTr/mm² 甚至更高。但Angstronomics 基于实际测量的新分析表明，在 2020 年 Apple 报告 A14 的晶体管数量时，N5 没有实现其预期缩小，实际上只实现了 1.52 倍的缩小，这导致“仅”138MTr/mm² 的密度。

来源推特

在今年8月，TechInsights在Blog上对4nm工艺的剖析和拆解，认为台积电和三星所谓的4nm，和5nm工艺基本没有区别，却和客户一起对外宣称用上了4nm工艺。（相关内容参考：聊聊台积电与三星的4nm工艺“造假”事件）而且对于当代的尖端制造工艺，“nm”前面的这个数字本质上并不代表任何实际的晶体管或器件物理尺寸。从250nm节点以后，几纳米数字就不再指代常规意义上的栅极长度（gate length），而只有技术迭代的象征意义。就好比对Foundry厂而言，“我说它是4nm，那就是4nm……”

再加上据目前资料显示，台积电N3的预计密度是300MTr/mm²，并且依旧是FinFet工艺。而三星在密度200MTr/mm²的3GAE上就采用GAA工艺，单纯说造GAA和FinFet比，GAA的制造难度更大，但在时间节点上要在2022年就要造300MTr/mm²密度的芯片就是问题，因为这不是一件容易的事情。台积电每隔两年密度翻1.8X的速度也远高于业界速度。Intel从22nm到14nm就不再是以往的两年周期了，14nm到10nm则是4-5年，而三星其实也不快，2019年的7LPP到2022年3GAE（和N5同级)也是三年。

另一方面就是性能不及预期的问题。近日数码博主 @手机芯片达人 表示，台积电内部已经决定放弃 N3 工艺，因为客户几乎都不用，转2023下半年量产降本的N3E工艺，N3成本高，design的window又很critical，连苹果都弃用N3工艺。

此前有消息，关于苹果的M2 Pro和M2 Max芯片会采用台积电的3nm工艺，不过也越多越多的迹象表明，更大概率还是采用5nm工艺。

也有网友在网络上公布，给出了各家台积电 N3E 规划中的芯片名单，其中也包括高通 SM8325 / P 这种主流芯片。

来源网络

不过目前并不确定该消息的真实性。据悉，N3E 是 N3 工艺的简化版本，也是 3nm。与 N5 相比，N3 可提供高达 15% 性能提升和高达 30% 能效提升，而 N3E 在原有N3基础上减少了EUV光罩层数，从25层减少到21层，虽然逻辑密度低了8%，但仍然比N5工艺节点要高出60%。

不过在2022年世界半导体大会上,台积电(中国)有限公司副总监陈芳表示,台积电 N3预计9月会进入量产,初期的良率有望比5nm的表现还要好。

根据之前台积电工艺规划进展来看，N3工艺预计在今年下半年投片量产，而 N3E 工艺将在 2023 年下半年进入量产，苹果及英特尔会是主要的两大客户。

从性能层面来看，对于FinFet架构工艺来说，越靠近300，它的性能就开始变得极难以保证。三星在200密度的3GAE上就采用了GAA架构工艺，而Intel在7nm（200-240）则预计是最后一代FinFet工艺，三星和Intel都不会在300MTr/mm² 或者更高的密度上，继续用FinFet。台积电的N3虽然性能预期很保守，但实际上用FinFet造3nm，单就性能保持不变都很难了，更何况提升了。

当下三星已经量产采用GAA工艺架构的3nm芯片，根据业界的分析报告，三星预计其 3nm 节点比起5nm制程将缩减35%的芯片面积、提升30%的性能并降低50%的功耗。台积电分别在7nm和5nm节点占据绝大多数的市占率。因此，通过比台积电更早制造3nm芯片，是否有助于三星获得显著优势？

在台积电后面追赶的除了三星，还有Intel，不过尖端工艺领域，技术推进本不易。如果初代N3节点真的被放弃，那么台积电这边的3nm工艺大规模量产实际的延后时间就将近1年了。不过尖端工艺本就面临更大的不确定性，毕竟在走前人未走的路。

本文参考自MebiuW、Seeking Alpha等。