已经获得批准的UCIe 1.0规范，可以在物理层、协议栈、软件模型和一致性测试方面提供完整的标准化裸片间互连，从而帮助最终用户将来自多个供应商生态系统的组件整合成系统级芯片(SoC)架构。
最近发布的通用小芯片快速互连(UCIe)1.0规范涵盖了裸片间I/O物理层、裸片间协议以及基于PCI Express(PCIe)和快速计算链路(CXL)行业标准的软件堆栈模型。
客观来说，UCIe由来已久。小芯片(chiplet)这一概念也并不新鲜，但最近人们对该技术的兴趣越来越大，并引发了人们对正式标准和最佳实践需求的急切期盼。
近年来，UCIe引起了人们的广泛兴趣，基于的是其久经考验的特性，以及帮助半导体公司解决当今面临的常见问题的能力。小芯片提供了一种有望继续遵循已有近60年历史的摩尔定律快速发展的半导体设计和集成方法。要知道，目前半导体制造前进的步伐正在放缓。
小芯片有可能让半导体行业回到两年翻倍周期的发展轨迹上来，自1965年以来这一直是半导体业务的经济基础。它们采用统一封装的解决方案，但用多个较小的裸片替换单个硅芯片，从而允许有更多面积的硅片增加晶体管。
UCIe主席兼英特尔高级研究员Debendra Das Sharma表示：“由于对工艺处理的需求仍然无法满足，许多公司的设计都面临着关键限制。因此不同家的公司正在将他们自己的小芯片组合在一起，并通过自己的专有机制进行连接，从而有效地提供更大规模的解决方案。”
除了具有缩小尺寸和提高良率的好处之外，还因为可以使用易于理解和经过验证的组件和技术来构建小芯片，从而使得小芯片颇具吸引力；而测试和封装方面的进步，在一定程度上也降低了失败的可能性。小芯片的另一个好处是可以帮助公司将其他供应商的裸片拼接在一起，从而在构建器件时能够发挥出自己的特长。
小芯片还可以提供最高的性价比，因为它并不总是需要转移到新一代工艺节点。一个小芯片可以包含一个采用60纳米(nm)工艺制造的裸片，以及另一个28nm的裸片，因而兼具灵活性和可靠性。
然而，小芯片能够提供的额外灵活性，意味着各家公司会采用不同的小芯片设计方式。在引入UCIe 1.0标准之前，开放计算项目(OCP)正在通过OCP开放域特定架构子项目整合最佳实践，以期建立将小芯片组合在一起的通用工艺。
计算机硬件制造商zGlue是另一个希望让小芯片生态系统变得更清晰的公司。zGlue为按需构建定制芯片提供了一个平台和工艺流程，来帮助硬件供应商应对日益紧迫的上市时间压力。
图1：异构集成的开放式小芯片。(来源：UCIe)
UCIe的目标是建立一个全行业可用的开放平台，并以此为基础创建支持异构集成的开放式小芯片生态系统。
UCIe 1.0规范的目标是相似的：围绕开放平台协调整个半导体行业，使基于小芯片的解决方案能够形成支持异构集成的开放小芯片生态系统，从而保持混合与匹配来自不同工艺节点、代工厂和供应商的小芯片的灵活性。
“需要通过异构小芯片集成来获得大量的规模经济，”Das Sharma说，“它可以通过复用现有的小芯片来缩短上市时间。”
已经获得批准的UCIe 1.0规范，可以在物理层、协议栈、软件模型和一致性测试方面提供完整的标准化裸片间互连，从而帮助最终用户将来自多个供应商生态系统的组件整合成系统级芯片(SoC)架构。“这将改变整个行业的游戏规则，”Das Sharma指出，“这也是人们构建SoC的新方式。”
UCIe联盟的目标是确保UCIe 1.0标准能够提供引人注目的功率、性能和成本特性，Das Sharma继续解释道，“希望能够以极具功效的方式传输大量带宽，可以借此构建具有非常低延时、极具成本效益和低功耗且高带宽特性的产品。”
互操作性也很重要，它能让人们清楚地知道事情将如何运作。要确保定义好完整的堆栈。如果希望它是即插即用的，那么最好能利用现有软件，不能什么都从头开始。
已经参与经营UCIe小组的供应商包括AMD、谷歌、Meta、微软、三星和台积电。英特尔通过“捐赠”初始规范发挥着关键作用。
选择CXL/PCIe标准作为协议，因为它们是板间接口并且可以解决常见用例。PCIe/CXL.io处理I/O连接，CXL.mem处理内存用例，CXL.cache处理加速器用例。与PCIe和CXL类似，UCIe即使在发展时期也非常关注互操作性。Das Sharma表示，未来迭代时还会考虑其它协议以及更为先进的小芯片外形和小芯片管理。
英特尔将UCIe视为其IDM 2.0战略的关键组成部分，该公司数据中心和人工智能部门的IO技术解决方案团队策略师Kurt Lender表示。这是因为该规范建立在英特尔的开放式高级接口总线标准上，支持利用合适的小芯片来实现功能的能力，而不管小芯片是谁制造的，Lender在最近的一篇博客文章中写道。
图2：英特尔将UCIe视为其IDM 2.0战略的关键组成部分，因为该规范建立在该公司的开放式高级接口总线标准上。(来源：英特尔)
“这是半导体架构的新时代，它让设计人员处于可管理之中，并延续摩尔定律的愿景，即在可预见的未来将计算能力翻倍。”
(参考原文：Chiplets Get a Formal Standard with UCIe 1.0 ）
本文为《电子工程专辑》2022年8月刊杂志文章，版权所有，禁止转载。点击申请免费杂志订阅
您可能感兴趣
