台积电开发1.4纳米工艺，未来发展极限是什么？

近几年，“摩尔定律面临失效危机”的声音不绝于耳。根本原因在于随着芯片设计及工艺越来越小，芯片制造工艺不断接近物理极限和工程极限，芯片性能提升也逐步放缓，且成本不断上升。然而，近日，芯片代工龙头台积电宣布开始开发1.4纳米工艺之后，引发了业界对先进芯片工艺技术的质疑。从另外一个层面来看，这在一定程度上也是台积电对三星宣称在2025年量产2纳米工艺技术的回应。

面对业界的质疑声，目前以台积电、三星等为代表的芯片代工厂商似乎仍在努力突破极限，为摩尔定律“续命”。预计，相对IBM以通过改进结构实现2纳米试产，台积电的1.4纳米工艺技术预计还将利用联合台大、麻省理工共同研发出的一种新型半导体材料——半金属铋，以采用新材料的方法改进互联接触点，来实现先进芯片工艺技术的突破。那么，随着技术工艺无限接近硅晶体管的物理极限，未来芯片的发展极限是什么呢？

GAA成跨越3纳米最佳工艺选项

当前，以5G、AI、元宇宙等为代表的新兴科技产业快速崛起，对低功耗、小尺寸、异质整合及超高运算速度的芯片架构技术提出了更高的要求，也成为芯片巨头决胜的重要手段。然而，刚刚跨过5纳米技术节点，台积电、三星、英特尔又在3纳米及以下展开了新的先进工艺竞赛。

实际上，自英特尔于2012年在22纳米芯片引入创新立体架构的“鳍式晶体管”（FinFET）之后，全球半导体业者都在此基础上进行研发更先进的芯片。目前最先进的5纳米工艺也是采用FinFET 架构来制作。而台积电在FinFET 技术架构上拔得头筹，于2020年成功投入量产。不过，随着技术工艺微缩至3纳米时，FinFET从架构上已很难满足要求，因为会产生电流控制漏电的物理极限问题。

那么，进入3纳米及以下工艺，要用什么新工艺继续提升晶体管密度呢？答案就是继续“立体化”。简单来说：如果能将晶体管像积木一样堆叠起来，那么就能有效减少电路的占位面积，那么晶体管的密度或许就能翻倍。新的工艺——GAA工艺（Gate-All-Around，全环绕栅极晶体管）就是沿着这个思路而诞生的。

尽管台积电也曾表示，3nm芯片量产时间为今年下半年，并且鉴于成本和新工艺磨合问题，将继续采用FinFET工艺，但从原理上来说，要想基于硅基芯片在单位面积的芯片上放下更多的晶体管，以3纳米工艺为节点，基本上是要放弃FinFET架构，需要采用新的GAA工艺挑战摩尔定律极限。何况此次台积电又目标指向1.4纳米工艺技术。

这里顺便介绍一下GAA工艺。我们可以把GAA工艺理解成目前FinFET的升级版，其相关的想法最早在1988年被提出。这项技术允许设计者通过调整晶体管通道的宽度来精确控制性能和功耗，而较宽的材料便于在大功率下获得更高的性能；而较薄的材料可以降低功耗。GAA在从构造上主要有两种形态，都可以实现3nm，取决于具体设计：一是环绕式闸极场效晶体管（Gate-All-Around FET ；GAAFET ），采用三层纳米线来构造晶体管（nanowire），栅极比较薄；二是三星已经采用的MBCFET（Multi-Bridge-Channel）晶体管结构（多桥沟道场效应管），其使用纳米片构造晶体管，将原有FinFET工艺中鳍状改良成多路桥接鳍片，截面为水平板状或者水平椭圆柱状。据悉，三星已经为MBCFET注册了商标。

根据国际器件和系统路线图(IRDS)规划，在2021-2022年以后，FinFET结构将逐步被GAAFET结构所取代。该架构即通过更大的闸极接触面积提升对电晶体导电通道的控制能力，从而降低操作电压、减少疏漏电流，有效降低芯片运算功耗与操作温度。相对而言，GAAFET技术将沟道四侧全部包裹，FinFET的栅极仅包裹沟道三侧。

据悉，GAAFET 的芯片架构相比于FinFET，能以更小的体积实现更好的功耗表现，实际可缩减45%芯片面积、同时降低50%的能耗。至于1.4纳米工艺技术，台积电必然也会采用GAAFET 架构，并藉由导入低维度高电子迁移率材料以及特殊绝缘层材料等，来强化其在先进工艺的竞争优势。GAAFET架构俨然已成为下一世代延续摩尔定律的最佳选项。

台积电的“半金属铋”方案

有人认为，摩尔定律的核心是物理极限、散热和成本。

大家都知道，摩尔定律并不是一条科学法则，把硅片上的晶体管越做越小是会遇到物理极限的。然而，这个极限尺寸具体是多少，产业界其实也一直在摸索。尽管GAA立体晶体管结构可为摩尔定律续命，但迟早有一天不断微缩的晶体管将逼近物理极限，特别是晶体管的特征尺寸——栅极宽度已经小到真的很难控制了。目前来看，无论是结构上的创新，还是新材料的引入，2纳米都将是一个非常关键的节点。然而，台积电提出开发1.4纳米工艺，似乎在进一步挑战这个物理极限。

当然，除了物理极限的问题，我们还要考虑散热的问题。我们想象一下，上百亿的晶体管集成在一个极度狭小的空间里，任何电流经过都不可避免地带来热量。如果我们不断提升晶体管的数量，那么热量的问题就变得更加棘手。目前芯片的热量主要来自两个方面：一是晶体管本身工作时带来的热量；二是金属互联层带来的热量。为此，产业界在寻找各种性能更佳、可替代硅晶体管的材料同时，还需寻找现有金属互联层的替代材料，包括阻挡层、接触点材料等。

而台积电预计将利用一种新型半导体材料——半金属铋，来实现1.4纳米这个新的极限尺寸，以及解决金属互联的散热问题。2021年5月，麻省理工学院（MIT）的孔静教授领导的国际联合攻关团队探索了一个新的方向：使用原子级薄材料铋（Bi）代替硅，有效地将这些2D材料连接到其他芯片元件上。随后，台积电技术研究部门将铋（Bi）沉积工艺进行优化，台湾大学团队则运用氦离子束微影系统将元件通道成功缩小至纳米尺寸，最终这项研究成果获得了突破性的进展。这种材料被作为二维材料的接触电极，可以大幅度降低电阻并且提升电流，从而使其能效和硅一样，为未来实现半导体1nm工艺指明了新的发展方向。

当然，芯片工艺每一步的突破都是非常艰难的。尽管台积电在1.4纳米这个极限尺寸上已经有了结构和材料上的支撑，将解决二维材料高电阻、低电流等问题，但要真正实现量产，预计遇到的困难要比想象的更多，比如制造2纳米工艺还需要光刻设备支撑。

不过，除了物理极限、散热的问题，我们也需考虑研发的成本与代价的问题。也正如上文所有阐述，我们都只盯着工艺节点的尺寸和方案的可行性，却忽略了成本的问题。然而，根据完整的摩尔定律定义，集成电路上可以容纳的晶体管数目在大约每经过18个月便会增加一倍，同时成本不明显增加。

随着新的工艺研发和生产投入越来越大，提高新工艺的性能越来越不具性价比，甚至新的产品研发工艺实现成本之高，已经到了任何一个10亿级用户以下的市场都消化不了的阶段。正如有人评价，“半导体工艺达到5纳米时，其实已经接近硅基材料的极限，再更进一步到达3纳米及以下，投入的研发代价将非常巨大。生产出来的芯片，还是否具备市场推广价值都很值得怀疑。按照现在的形势发展下去，1纳米大概梦里才有！”

据悉，一条7纳米晶圆厂生产线,不算很复杂的话,其投资总金额超过100亿美元。那么，5纳米，3纳米，2纳米呢？ 如果不考虑成本因素，摩尔定律似乎依然还可以沿着既有的轨道运行，但是如果加入成本的考量，摩尔定律就不是何时终结的问题，而是早已终结了很多年。因此，只有存在一个足够大到能养活先进工艺芯片的市场，才是这场半导体先进工艺争夺战的根本意义所在。

未来芯片发展的“曙光”

如果要说未来芯片发展方向是什么？答案有两个：一是改进；二是创新。

首先谈一下改进的问题。目前改进的大方向有三个：工艺技术的提升、研发新架构、先进封装技术。整体来看，基于硅基的工艺技术的提升以及研发新架构、先进封装技术对提高芯片的性能的空间已不大，而且要实现真正量产还需要从器件架构、工艺技术、设备与材料等方面综合解决。

同时，未来对芯片的算力要求必定会越来越高，而通过改进的方式提高芯片性能的方法肯定也有“算力不从心”的时候。想要芯片计算能力有突破性的进展，改进是不够的，只有创新。而目前看来，两个创新的方向是比较有希望的：碳基芯片和量子芯片。

先谈一下碳基芯片。当硅基芯片突破1纳米之后，量子隧穿效应将使得“电子失控”，芯片失效（确切地说，5纳米甚至7纳米，就已经存在量子隧穿效应）。这种情况下，替换芯片的硅基底，也许是芯片进一步发展的可行出路之一。除了美国之外，一些国家提出利用拓扑绝缘体、二维超导材料，也有国家提出采用化合物半导体，比如氮化镓，而中国似乎更看重碳基芯片。

目前，科学界普遍认为碳纳米管自身的材料性能远优于硅材料，而碳管晶体管的理论极限运行速度可比硅晶体管快5～10倍，而功耗却降低到其1/10。同时，基于碳纳米管的碳基电子技术历经二十余年发展，在材料制备、器件和晶体管制备等基础性问题中也已经取得了根本性突破，其产业化进程从原理上看已经没有不可逾越的障碍。

早在2013年，美国斯坦福大学就制造出了第一台碳纳米管计算机；而到了2019年8月，美国麻省理工学院发布了全球第一款碳纳米管通用计算芯片，里面包含14000个晶体管。《自然》杂志当时连发三篇文章推荐这项成果，可见当时的轰动性。不过，相对手机芯片动辄上百亿个晶体管的规模，14000个碳晶体管还是差得很远。目前，碳基芯片性能确实超越了同规格的硅基芯片，但制作工艺还远远不如硅基芯片成熟，即制造出高纯度、高密度、排列整齐的碳纳米管阵列。

在这里，我们要特别提一下北京大学彭练矛院士和张志勇教授团队的科研成果——纯度大于99.9999%的8英寸半导体碳纳米管晶圆材料、碳基CMOS逻辑电路芯片、柔性碳基芯片。这可能是最接近实用化的关于碳基芯片的研究。因此，尽管碳基芯片商用还有一段距离，但碳基芯片的未来确实很值得期待。

除了碳基芯片之外，量子芯片也值得关注。我们可以想象一下，在未来更高算力要求下，即使传统的电子芯片集成精度小到原子尺寸，即逼近经典宏观物理的临界点，也无法满足实际需求之后，那该做怎样的选择？那必然是从微观世界的角度去寻求突破。在“后摩尔时代”，不少科学家将寄希望于量子计算。

量子芯片突破了经典集成电路基于二值逻辑的运算规则，转而采用量子位，其集成有大量的量子逻辑单元，可以执行量子信息处理过程，在诸如量子化学模拟、量子人工智能等诸多领域具有巨大的潜力，有望突破传统计算机的算力极限。但是量子计算机仍处于实验室探索阶段，而且对环境要求极为苛刻，距离真正的商用，也还有很长的一段路要走。

因此，目前来看，碳基芯片更有可能成为摩尔定律失效后芯片计算力的突破口，也将成为未来芯片发展的新曙光。我们也可以这样理解，“摩尔时代的结束，也将是一个新时代的开始。”