英特尔、AMD、Arm、高通、三星、台积电、日月光等大厂，以及Google Cloud、Meta、微软于 3 月 2 日（美国时间）宣布了一项新技术“Universal Chiplet Interconnect Express”（UCIe）......
电子工程专辑讯 英特尔、AMD、Arm、高通、三星、台积电、日月光等大厂，以及Google Cloud、Meta、微软于 3 月 2 日（美国时间）宣布了一项新技术“Universal Chiplet Interconnect Express”（UCIe）。UCIe（Universal Chiplet Interconnect Express）将是一个开放的小芯片互连协议，将满足客户对可定制封装要求。
由英特尔宣布成立“UCIe产业联盟”，号召半导体、封装、IP供应商、晶圆代工厂和云端服务提供厂商，携手合作驱动Chiplet生态系的标准化，在半导体设计中建立Chiplet生态系统。
UCIe 1.0规范涵盖芯片到芯片I/O实体层、芯片到芯片协定和软体堆叠，均利用成熟的PCI Express（PCIe）和Compute Express Link（CXL）业界标准所制定。
英特尔期望透过联盟，建立芯片到芯片（die-to-die）的互连标准并促进开放式Chiplet生态系。英特尔认为，以这些企业成员组成的重点联盟，不仅包含云端业者，同时也包括生态系供应商（如晶圆厂、委外封测代工厂和其它半导体公司）是确保该技术正确地被制定，并达成长期成功目标最有效的方式。
英特尔在发言中表示：“将多个Chiplet集成在一个封装中以提供跨细分市场的产品是半导体行业的未来，也是英特尔 IDM 2.0 战略的支柱。对这一未来至关重要的是一个开放的Chiplet生态系统，主要行业合作伙伴将在 UCIe 联盟下共同努力，实现改变行业交付新产品的方式，并继续兑现摩尔定律承诺的共同目标。”
这个由UCIe所建立的Chiplet生态系，为可互通Chiplet建立统一标准踏出关键一步，以实现下一世代的科技创新。
为什么是Chiplet？
Chiplet 自 2018 年左右以来一直受到关注，传统的集成单芯片将 SoC 的所有部分集成到单个硅片中。另一方面，Chiplet将 CPU 和 GPU 等部件分成更小的组件，并将它们组合成 SoC。优点是可以进行各种组合，并且可以创建比单片设计更大的芯片。AMD在最近的 Ryzen 系列等中采用了Chiplet。
Chiplet已经被用于混合来自多个芯片制造商或来自多个工艺节点的裸片，并且它们被用于构建由于标线限制而无法实现的大型芯片。所有这些都是由某种方式的经济驱动（不是为芯片的每个部分使用昂贵的尖端节点），或者是希望以一种比花费数年时间流片更方便的方式结合不同制造商的 IP单片机。可以肯定的是，单片芯片作为一个整体并没有完全消失（移动数据仍然很昂贵），但芯片设计的经济性正在无情地推动芯片在更多情况下的使用。
与此同时，对性能和效率的需求也推动了将更多功能集成到单个芯片封装上的愿望。PCIe 尽管速度很快，但按照芯片标准来看仍然很慢；从 CPU 到控制器（然后再返回）的长走线长度会增加很多延迟，并且将数据推送到那么远的地方在功率方面相对昂贵。因此，芯片制造商越来越希望将这些功能集成到芯片上，以降低延迟并降低功耗。对于Chiplet（以及 UCIe），这意味着能够将性能提高 20 倍以上，并将功耗降低大致相同的数量。
UCIe 1.0只是一个开始
这个初始版本的 UCIe 来自英特尔，英特尔将规范批发给业界，并将成为 UCIe 联盟。几十年来，英特尔一直负责多项备受瞩目的开放式互连技术的初步开发——其中最重要的是 USB、PCIe 和 Thunderbolt 3。
援引anandtech中Ryan Smith的内容指出，UCIe 借鉴了英特尔早期的高级接口总线 (AIB) 技术。英特尔此前曾在 2020 年将该技术捐赠给 CHIPS 联盟，因此这不是英特尔第一次以开放的方式发布该技术的一个版本。但 UCIe 是迄今为止规模最大（也是最专注于Chiplet）的努力，英特尔的晶圆厂竞争对手以及 CPU 设计竞争对手的支持就是明证。
UCIe 与桥接无关。Chiplet可以通过扇出桥、硅中介层、EMIB 连接，甚至在带宽较低的设备的情况下，甚至只是一个普通的旧有机基板。UCIe 旨在与所有这些一起工作，因为桥本身本质上是一个哑管，用于在Chiplet之间传输电信号。只要一个小芯片符合标准（包括凸块间距），它就可以与另一个 UCIe Chiplet通信。
UCIe 1.0 在很大程度上是一个“起点”标准，它最初是在英特尔内部以单独的方式开发的。如前所述，该联盟将研究其他可能的协议以添加到标准中。到目前为止，该标准只定义了他们认为是Chiplet设计的四个方面中的两个：物理层和通信协议。
UCIe 1.0 标准基本上只针对 2D 和 2.5D 芯片封装定义，而不是像即将推出的 Foveros Direct 这样的 3D 直接芯片对芯片技术。随着 3D 芯片封装的推出，标准将需要更新以考虑提供的新功能以及更高的密度。
但为此，UCIe 将需要一个合适的联盟来支持它，这就是为什么今天的公告既是对新标准的启示，也是对其他公司加入并帮助开发标准的未来迭代的宣传。UCIe 发起人团体已经是一个非常庞大的名单，其中包括芯片/IP 设计师 AMD、Arm、英特尔和高通、芯片工厂台积电和三星（和英特尔）、芯片封装公司 Advanced Semiconductor Engineering 和云计算提供商谷歌的支持，微软和 Meta。
本文参考自Yahoo、苹果新闻网、anandtech等
您可能感兴趣
