EDA作为数字化产业的底层关键技术,自始至终连接并贯穿了芯片与科技应用的发展。未来的数字化系统,将是系统+芯片+算法+软件深度融合集成的。芯华章在这一变局下,以面向未来发展、面向数字化系统的智能化设计流程为目标,融合人工智能、云原生等技术,对EDA软硬件底层框架进行自主创新。本次发布的平台及产品,具备以下优势:
智V验证平台 (FusionVerify Platform)
由逻辑仿真、形式验证、智能验证、FPGA原型验证系统和硬件仿真系统在内的五大产品系列,和智能编译、智能调试以及智能验证座舱等三大基座组成。
智V验证平台具备统一的调试系统、编译系统、智能分割技术、丰富的场景激励源、统一的云原生软件架构,能融合不同的工具技术,对各类设计与不同的场景需求,提供定制化的全面验证解决方案,解决当前产业面临的点工具各自为政的兼容性挑战,以及数据碎片化导致的验证效率挑战。智V验证平台能有效提高验证效率与方案的易用性,并带来点工具无法提供的验证效益。
桦捷 (HuaPro-P1) ——高性能FPGA原型验证系统
基于FPGA硬件和拥有自主知识产权的全流程软件,可帮助SoC/ASIC芯片客户实现设计原型的自动综合、分割、优化、布线和调试,可自动化实现智能设计流程,有效减少用户人工投入、缩短芯片验证周期,为系统验证和软件开发提供大容量、高性能、自动实现、可调试、高可用的新一代智能硅前验证系统。
穹鼎 (GalaxSim-1.0) ——国内领先的数字仿真器
使用新的软件构架提供多平台支持,支持不同的处理器计算平台,如X86、ARM等,并且已在多个基于ARM平台的国产构架上测试通过。可结合芯华章的穹景GalaxPSS智能验证系统的通用调试器和通用覆盖率数据库,穹鼎仿真器能够高效地配合其他验证工具,提供统一的数据接口。支持IEEE1800 SystemVerilog 语法、IEEE1364 Verilog 语法,以及 IEEE1800.2 UVM方法学,在语义解析、仿真行为、时序模型上,已达到主流商业仿真器水平。
穹景 (GalaxPSS)——新一代智能验证系统
基于Accellera PSS标准和高级验证方法学的融合,针对目前和将来复杂验证场景,自动生成场景,降低对工程师手工编写场景的经验依赖,为芯片产生更多高效的测试场景和测试激励,提高验证的场景覆盖率和完备性。PSS生成的代码具备可移植性,可以确保适用在软件仿真、硬件仿真、FPGA原型验证,甚至系统验证上,提供从单一平台验证到多平台交互验证。
穹瀚 (GalaxFV) ——国内EDA领域率先基于字级建模的可扩展形式化验证工具
采用高性能字级建模(Word-Level Modeling)方法构建,具备高性能表现、高度可扩展性、友好的拓展接口,在模型上已达到国际先进水平。搭载了高并发高性能求解器、智能调度算法引擎以及专用断言库,可在充分利用算力,提高并行效率的同时,有效提高易用性和使用效率,为形式化验证应用于产业降低了门槛。
中科院半导体所副研究员陈刚表示,利用芯华章仿真工具GalaxSim,我们在两周内就将设计调通。和其他商用仿真器对比结果显示,芯华章GalaxSim对RTL行为仿真行为正确,在性能上很多场景和其他商用工具已经基本一致。我们期待和芯华章的进一步合作。
芯来CEO彭剑英表示,芯华章的验证工具,仿真器、智能验证PSS、形式化验证和原型验证,让我们感受到一批专业人士的不懈努力,也让我们看到了国产EDA工具的希望。芯华章PSS工具能够快速地构建复杂场景,满足SoC高覆盖率的需求,特别是在我们的CPU验证,Cache一致性的高复杂场景下。希望将来和芯华章有更多深入的技术交流和合作。
天数智芯 形式验证专家周孝斌表示,芯华章穹瀚GalaxFV采用数学方法来求解验证难题,是对仿真技术的有力补充,先进的建模方法与调度算法,在我们的rtllib模块性能实测中,性能表现优秀,对工程应用有很高的价值。
芯华章科技董事长兼CEO王礼宾表示:芯华章全球近300名员工在短短不到两年的时间里,从零起步研发出四款全新架构的EDA验证工具,与开创性的智V验证平台,为更加智能的系统设计流程打下坚实的基础。在自主创新的道路上,芯华章很荣幸能得到政府、产业、学界、投资伙伴的鼎力支持。未来,我们也将继续以用户的需求进化为核心,以技术创新为源动力,采用敏捷开发、持续集成等先进软件开发流程,不断打磨平台及产品,让芯片设计更简单、更普惠。
关于芯华章科技:
芯华章聚集全球EDA行业精英和尖端科技领域人才,以智能调试、智能编译、智能验证座舱为三大基座,提供全面覆盖数字芯片验证需求的五大产品线,包括:硬件仿真系统、FPGA原型验证系统、智能验证、形式验证以及逻辑仿真,为合作伙伴提供开创性地芯片验证解决方案与专家级顾问服务。同时,芯华章致力于面向未来的EDA 2.0 软件和智能化电子设计平台的研究与开发,以技术革新加速芯片创新效率,让芯片设计更简单、更普惠。