高速数据通道中，转接驱动器与重定时器如何选？

诸如转接驱动器和重定时器这类信号调节技术在许多系统环境中都非常有用。但当数据速率超过10Gbps时，转接驱动器便不再适合许多应用。在OIF/以太网生态系统中，重定时器已成为首选的信号调节器。在PCIe生态系统中，PCI4.0是转接驱动器的最后一搏，重定时器则可提供更好的解决方案。在USB生态系统中，USB4是一个转折点，此时转接驱动器已不是系统的最好选择；而具有协议感知能力的重定时器则实现了所需的信号完整性，提供了稳健、明确的发展线路以及低成本的系统解决方案，可以充分满足消费者的需求。

六零年代，随着电信数字载波系统T1和E1的出现，数字重定时器开始受到关注。这些系统在屏蔽双绞线上承载多条语音电路信道，每隔几千英尺需安装一个数字重定时器。当时这些设备比较先进，它们采用的技术与现在的高速重定时器类似，包括均衡、时钟数据恢复（CDR）、线路编码和成帧。

对于每一种串行器/解串器（SerDes），总有应用需要更长的连接距离。转接驱动器或重定时器芯片的典型应用包括：

1. 到达大型PCB的最远端
2. 使用额外的连接器
3. 支持子卡
4. 连接扩展架
5. 使用低端PCB材料
6. 允许拥有较短距SerDes的芯片支持需要较长距离SerDes的应用
7. 增强设备功能

转接驱动器和重定时器的比较

典型的转接驱动器数据通路包含连续时间线性均衡器（CTLE）、可变增益放大器（VGA）和线性驱动器。CTLE用于均衡信道中由频率引起的损耗，VGA用于恢复信号幅度，线性驱动器则以适合的阻抗驱动信道。

转接驱动器通常提供输入信号损耗阈值和输出接收器（Rx）检测功能，同时还有一个静噪检测器，可以差分检测低速信道上是否存在通信信号。图1给出了典型的转接驱动器的功能框图。

图1：典型的转接驱动器功能框图，包括一个CTLE，用于均衡信道中由频率引起的损耗；一个VGA，用于恢复信号幅度；一个线性驱动器，以合适的阻抗驱动信道。

模拟转接驱动器的局限

模拟转接驱动器有三个主要缺点：

1.  转接驱动器会放大信号及其内部噪声。发送器通过不可靠信道发送高信噪比（SNR）信号，转接驱动器中的CTLE和放大器都具有本底噪声，当信号被放大时，这两种本底噪声会随着信号一起增强。当接收器恢复数据时，必须与放大的噪声抗衡，这减弱了转接驱动器所具备的优势。

2.  转接驱动器仅清除部分码间干扰（ISI）。通带中与信道频率相关的损耗会在多个位时间内对位产生干扰。CTLE可以均衡一部分ISI，但是CTLE永远无法精确配置以完全纠正所有ISI，而不均衡的通带纹波又会留下ISI。最后接收器不得不与这些残留的ISI抗衡。

3.  转接驱动器无法恢复眼宽和相关抖动。接收器具有良好的眼宽对于实现无差错性至关重要。但很多因素都会降低眼宽，例如热噪声、偏移、模拟失调、上升/下降时间不匹配、终端失配、ISI和电源噪声等。而转接驱动器的存在进一步加剧了这些因素的不良影响，使信号恢复更具挑战性。

因此，转接驱动器之前和之后的完整链路长度不能得到利用，每个位置都必须采用较短的走线，以最大程度地降低附加噪声、残留ISI和狭窄眼宽造成的影响。由于这些问题，在所有可能的应用中，系统开发人员都将承受巨大压力，以了解和表征转接驱动器对最终系统的复杂影响。

重定时器如何工作

典型的重定时器是一种混合信号模拟/数字器件，它具备协议感知能力，能够提取嵌入式时钟，完全恢复数据，并使用干净的时钟重新传输新的数据副本。转接驱动器中包含了CTLE、VGA和驱动级，而重定时器中则包含CDR电路、长尾均衡器（LTE）和判决反馈均衡器（DFE）。

LTE用于补偿长期脉冲响应受损，DFE则作为非线性均衡器，抑制由高频损耗和陷波之类的信道缺陷而导致的ISI。

另外，内部数字逻辑、状态机和/或微控制器用于管理CTLE、VGA、LTE和DFE块的自动适配，并实现协议链路训练和状态更新。图2给出了典型的重定时器功能框图。

图2：转接驱动器中包含CTLE、VGA和驱动级，典型的重定时器则包含CDR电路、LTE和DFE。

简而言之，转接驱动器仅放大信号，而重定时器则可完全恢复数据并发送全新的数据副本。图3对此进行了图形表述，显示了被衰减的眼开放（eye opening）如何被转接驱动器增强，以及如何由重定时器完全重新生成。

图3：经信道衰减的眼图（左）、通过转接驱动器后的眼图（中）和通过重定时器后的眼图（右），显示出转接驱动器对信号的增强，以及重定时器对信号的重新生成。

重定时器必须具备协议感知能力，才能实现信号的重新生成。它监视链路配置事务，并将自身设置为正确的模式。在某些情况下，重定时器也会参与链路设置。由于采用了这些自动步骤，因而无需手动调整具体的信道、线缆和波形因数，以更高数据速率进行系统集成也变得更加简单。

符合高速接口规范的重定时器

业界近日颁布了一系列较难实现的高速SerDes规范，包括USB4、PCIe5.0、CEI-28G和CEI-56G规范，以及仍在开发阶段的PCI6.0和CEI-112G规范。这些新标准旨在满足不断提高的数据吞吐量需求。

二十多年来，光互联论坛（OIF）和IEEE 802.3以太网委员会已联合发布了八代SerDes及前期规范。针对每一代SerDes规范，供应商都开发出了兼容多种协议的比特级重定时器产品，促进了系统制造商的产品开发。

这些SerDes技术和相应的重定时器已被采用并产生了广泛的影响，其应用领域包括电信、以太网、Interlaken、RapidIO、串行高级技术附件（SATA）、串行连接小型计算机系统接口SAS、光纤通道、InfiniBand，以及众多专有系统。但转接驱动器芯片在OIF/以太网系列生态系统中从未得到广泛应用，这是由于链路的设计通常更精细，耗尽了链路资源。

PCI Express（PCIe）是一种高速串行计算机扩展总线标准。它是个人计算机图形卡、硬盘驱动器、SSD、Wi-Fi和以太网硬件连接的标准主板接口。转接驱动器可以完全满足PCIe3.0规范，数据速率达8Gbps/通道。而PCIe4.0将速率提高了一倍，达到16Gbps/通道，转接驱动器也尽力满足其速率要求，为系统实施者带来了好处。

2019年5月，PCI-SIG标准机构正式发布了PCIe5.0规范，其数据通道运行速率高达32Gbps。速率不断提高，对扩展能力的需求也不断增加，PCIe转接驱动器的发展似乎已经到头。在即将推出的PCIe6.0标准中，PAM4的脆弱甚至使设计者放弃采用转接驱动器。

再来看通用串行总线（USB），它是计算机、外围设备和其他计算机之间的行业接口标准。USB1.0于1996年发布，USB2.0随后于2000年发布。即便USB-IF未将转接驱动器标准化，但转接驱动器在扩展连接和电压兼容性方面所具有的优势仍使其不可或缺。

2010年，随着USB3.0的发布，USB的信号完整性问题变得更加明显，这推动了转接驱动器产品投放市场，以便扩展Superspeed 5Gbps链路连接。USB3.1和Superspeed+10Gbps链路延续了这一趋势。USB3.2规范通过USB-C连接器将USB3.0中的单通道模式扩展为双通道，进一步促进了转接驱动器的应用。

USB-IF于2019年8月正式发布了USB4规范，将链路性能进一步提高到了20Gbps/通道（双通道达到40Gbps）。20Gbps信号较之前脆弱很多，更容易受到ISI、通带纹波、抖动源、模拟失调、终端失配、对内偏移、反射、热噪声和电源噪声的影响。结果，转接驱动器应用于USB的时代又将终结。

更新的高速互连规范将推动新一代信号调节解决方案的发展。数字重定时器是在极具挑战的信道上发送超高速数据同时保持信号完整性的关键因素。当速率高于10Gbps时，使用转接驱动器将面临许多困难，因此，业界期望推进重定时器的使用，并将其写入了最新规范。

作者：Brian Holden，Paul Wilson

（本文授权编译自EDN英文网站，原文参考链接：Why is a retimer required for high-speed data channels?，由Jenny Liao编译）

本文转载自《电子技术设计》网站