谈SoC设计的两大主题：芯片安全与芯片设计上云

今年Aspencore主办的SoC设计论坛主题为“协作与赋能”。“赋能”一词体现的应该是主体靠上游的解决方案，会上至少有2家企业是为IC设计企业提供芯片安全相关解决方案的；而“协作”则更多意指，同一件事情需要融合不同的力量才能做好，会上至少有3家企业与EDA相关，并且都提到了将以点为单位的国产EDA工具，通过不同的聚合方式，构建相对完整的解决方案。

加上中国企业在其中占到相对更大的比例，这是能够较大程度体现中国IC设计行业正逐步走向成熟的。因为强调全产业链构建能力（EDA）以及安全问题，原本就是某个细分的电子科技领域逐步走向成熟的标志。

应当融入全生命周期的安全

电子科技行业倡导的安全是多层级、多角度的。如果说更早以PC和手机为主宰的时代，信息安全还顶多涉及到金融安全，那么IoT设备开始大范围覆盖人类生活，包括医疗IoT设备、自动驾驶汽车都出现大量电子器件与技术，如今的信息安全就是直接与人类生命安全挂钩的话题了。

安全行业一直在倡导将安全引入到开发的全生命周期，而不是在产品打造完成后才去执行安全测试，这是信息安全关乎人类生命安全后，越来越多的企业正在做的一件事。

来自安谋中国的产品经理耿建华先生则介绍了安谋中国的“山海”。山海作为AIoT解决方案实则也能看出，在应对安全问题时，具体的解决方案是怎么做的——涉及的常见安全策略并不仅限于前述的这些攻击。

山海包含了3大部分，分别是硬件加解密引擎（包括加解密算法、TRNG/OTP），“直接放进SoC里面”；安全固件，包括提供TEE操作系统，“非安全世界也有文件加解密服务，包括Linux安全API增强等”；SaaS软件，“比如FOTA（fireware over the air）、设备管理”。

山海硬件架构如上图所示，其中包括加解密引擎支持Trustzone，以及多VM支持（多VM可同时调用加解密引擎），密钥管理等。“算法可配置，根据需要做调整，比如不需要非对称加密，都可以disable；OTP也支持PUF”；以及获得了PSA认证等。

以上则是山海的软件栈架构。包含一些常见的安全组件，比如启动态部分的安全启动解决方案，在FOTA出现问题后的recovery能力，还有debug、安全provisioning等。运行态部分的安全世界提供TEE操作系统，提供安全连接、身份识别、证书存储、设备管理等能力——这些其实原本就是Arm的杀手锏，Trustzone的存在也有些年头了。

此外如前文所述，非安全世界也有对应的一些解决方案。云端部分，对应于从底至上的完整解决方案，“能够方便地做系统solution”。

值得一提的是，山海通过了PSA认证。更重要的是“如果合作伙伴做产品也希望通过安全认证，我们提供支持和帮助”。此外，山海“研发团队都是国内本地的，技术支持团队也是国内的；能够快速响应客户的定制化要求，比如客户有行业的专用算法，我们就能快速响应。”

EDA的聚合协同

如文首所述，今年的SoC设计论坛上，安全和EDA是两个最重要的主题。那么说完安全再来聊聊EDA。从EDA厂商和相关机构的作为，实则也能看出在最知名的三大EDA厂之外，突破重围需要聚合协同。无论是找到技术突破口，还是尝试利用资源构建起更完整的工具链。

在半导体行业随摩尔定律不断挑战极限，加上封装层面的More than Moore发挥作用，以及高速接口无处不在，信号完整性与电源完整性需求优先级越来越高的基础之上，“EDA作为产业链金字塔塔尖的技术，已经有很多传统的方法、技术不好用了。需要我们一起做优化、迭代，这给了我们许多创新型EDA公司很多的机会。” 芯和半导体市场副总裁仓巍说。

作为某种突破口，在EDA解决方案上更具体的方向，EM（电磁）仿真技术是芯和半导体的核心竞争力之一。“EM仿真是从麦克斯韦方程延伸出来的。一种是矩量法（MoM），速度快；另一种PDE（偏微分方程），代表是FEM（有限元法），精度高但速度相应的比较慢。”仓巍表示。

上面这张图是随并购、迭代不断演进下的电磁求解器市场蓝图，“剩下的还是那些大企业，而芯和是真正拥有两种求解技术的企业。”仓巍提到。包括3款矩量法的工具，和2款有限元工具，以及Hybrid求解器，做high capacity PCB与封装的信号完整性检测：如下图所示。

除了构建起具备市场差异化的电磁仿真技术；芯和的竞争力还包括支持所有主流晶圆厂工艺，“芯和在传统CMOS工艺上都有很好的解决方案”；以及与晶圆厂、EDA、云相关的企业结成合作伙伴关系，包括与不少国内晶圆厂进行合作，EDA合作伙伴覆盖主流的几家企业，并且在云端与微软、亚马逊达成合作关系。

除了这种尝试树立独有核心竞争力的EDA国产企业，南京集成电路设计服务产业创新中心有限公司（以下简称EDA创新中心）就通过开源EDA生态、制定国内EDA标准，以及打造EDA共性技术，来实现EDA的聚合协同。EDA创新中心的目标就是助力中国实现EDA领域的自主创新，以及技术上的追赶，甚至掌握话语权和主动权。

这是基于目前国产EDA工具所占市场份额小，以及多以点工具、无法构成全流程工具链这样的现状，提出的一种解决方案。EDA创新中心常务副总经理陈刚特别提到了开源EDA的必要性。

“EDA是集成电路的核心支撑产业，国产和世界先进水平是有差距的”，“从资金、人才、市场规模、基础研究这些方面，我们与国外都有差距，如何解决这些问题？”陈刚说，“开源在很多领域都取得了很大的成功，IoT、AI现在这么发达很大程度上也与开源有关。如果能够集合多方力量，就能加快在EDA方面的追赶速度。”

“我们过去一年做了各种探索。”“最后我们决定通过开源来打造国产EDA通用底座。因为国内的点工具各自独立，我们就建设国内生态的通用底座，希望把点工具连接在一起”。在此，EDA开源整体思路包括：替代此前老旧的底层数据库；聚焦通用，有共性的组件（数据库、parsers、通用算法、通用计算架构）；具体应用由产业解决。

以上是EDA通用底座架构。最下方的黄色部分是数据层，“承载所有EDA在内存及磁盘上的数据库和数据模型”。其中包括各种解析器的模块、用户界面模块等。上层为通用算法层与计算框架。

陈刚另外也介绍了EDA通用底座内部的详细设计。包括数据库组件内部的各种数据库，以及数据层的数据模型、数据访问和层次化设计支持；还提及其内存管理架构，做优化设计时，细致到字符串管理，实现更为高效的内存存储等等。这些都能够阐释EDA通用底座构建的实际成果。

去年11月5日，OpenEDA开源平台上线，OpenEDI首版发布——当前是Gitee的GVIP项目。“开源EDA通过底层数据库+公共组件+共性技术，集中优势资源，聚焦70%的共性技术开发，解决数据库、标准、接口、依赖软件、迁移转换工具的问题；产业公司聚焦30%的个性算法与技术开发，降低人员投入，实现更快发展。”这是EDA通用底座的意义。

另一种解法：芯片设计上云

除了这种方式的聚合协同，芯片设计上云始终被认为是设计工具以点成链的另一个弯道超车的机会。但芯片设计上云对于很多初创企业而言也面临许多实际的问题。国微思尔芯倡导的“异构验证云”就在芯片设计的验证方向，提供可采用云（或混合云）部署方式来达成具备弹性的验证方法。

国微思尔芯副总裁陈英仁提到，这种异构验证方法是采用不同的工具，包括建模验证、软件仿真、硬件仿真、原型验证以及形式验证，“针对不同的需求做不同的功能”。比如其中的软件仿真、硬件仿真和原型验证，三者在运行速度、成本、设计规模等方面就有极大差别。比如硬件仿真速度快，但非常昂贵；软件仿真具有低部署成本的特点，而且具备较高的可复用性，但设计规模受限，运行速度不理想。

所以异构验证方法提出应用不同的工具，“在不同的需求上做不同的功能”，“在不同的时间点，用不同的工具发挥个别的特性。”陈英仁说，“将不同的function组合在一起，能够缩短整个设计流程，尤其当common database能够共享资源，做详细分析。” 软硬协同设计，缩短芯片设计周期。

将这5种验证方法放到云上，应当是弹性实现这种异构验证方法的基本配备了。因为不同的验证方法本身的需求就有差异，不同设计阶段需要不同的资源。与此同时上云就意味着，IC开发项目可分散各地，那么迁移到云就可做算力资源、项目/用户、安全的管理调度。

“云势在必行，是大趋势。”思尔芯设定的异构验证云有三层架构，包含本地集群——“要求快速、小块仿真、设计的东西，还是在本地做”；EDA专有云，“可能是自建私有云或外包私有云”；以及公有云算力，“大量需要算力的时候，外发到公有云算力”。

谈及芯片设计上云，另一个比较有话语权的就是作为云服务供应商的亚马逊云本身了。亚马逊此前收购一家以色列企业Annapurna，去年Amazon Graviton2处理器应用于AWS EC2即是其重要成果；与此同时另一款Amazon Inferentia芯片用于大规模ML，inference性能出色且成本比较低；还有一款Nitro芯片，用于云管理程序、网络、存储和安全。

亚马逊云科技半导体解决方案架构师丁杰说，这几款芯片和方案都是“100%在云端开发”，RTL到GSDII。这是芯片设计上云足够具有表征价值的例子了。

这张图是亚马逊云上EDA基础堆栈。整体结构和传统EDA堆栈的4层结构一样，只不过每一层的选择丰富了很多。主要是下面两层，体现的是云本身可弹性扩展的特性。比如“有些数据需临时存储，有些是长期存储，那么对于性能要求就是不同的”；计算节点部分，选择自建数据中心，那么“实际需求和现实计算量始终有偏差”，“云平台是解决这个问题最好的方法”。

丁杰在此列举了亚马逊云在存储和计算方面的一些实例。比如说z1d实例采用Intel定制的4GHz处理器，24个物理CPU，用以进行后端仿真这类性能需求较大的负载；此外后端需求大内存，R5实例最大内存也达到了768GB；FPGA作为仿真验证中的器件，前文也提到成本高昂，云提供的FPGA实例可在“不用的时候关闭，停止付费”，亚马逊云在此所用的是Xilinx UltraScale+ VU9P，这似乎也是现在芯片设计云的常用选项。

亚马逊旗下有家比较知名的Lab126硬件设备实验室，echo智能音箱就是其产出之一。下面这张SOCA据说就是Lab126正在使用的架构。

聚合协同之下的IC设计

除了芯片安全、EDA协同与上云之外，本次SoC设计论坛也有测试测量相关议题的探讨。是德科技电源和通用产品市场经理饶骞主要谈到芯片供电和精密电流表征面临的挑战。

饶骞首先谈到了上电面临的诸多挑战，包括（1）多路时序上电，尤其上电瞬间的电流监测；（2）类似FPGA这样要求低电压但是高电流的电路，对电源稳定性有高要求；（3）IC测试所需的低噪声电源，如果电源没选好就会出现误码，对测试产生影响，“过高的电源噪声会导致高速数字电路中明显恶化的眼图”；（4）高电压、窄脉冲供电。

这其中第三点值得一提的是，是德科技有个“大功率任意波形发生器功能”，即针对实际电源模块应用，可在直流电源分析仪中注入设定幅度的噪声。比如加入纹波，这样便于做产品设计，验证产品的电源噪声特性。于此同时，如汽车应用中，电压瞬态变化是使用场景中需要面对的，模拟出所需波形在此就很重要，以对产品可靠性有更明确的认识。

这些是德科技都有对应产品作为解决方案。除了供电之外，饶骞还谈到了电流测试和分析。（1）包括小电流测试需减小干扰，“一点干扰就不知道测出来的是电流信号还是噪声了”，是德科技的方案是基于三同轴电缆；（2）高带宽测试方法，采用一种电流波形分析仪，测试范围可以达到100pA-1000A，200Hz带宽；

（3）高动态范围电流测量，比如XPU电流特性峰值几十A，但休眠时的电流是μA级别的，是德科技也有对应16bit高动态范围变化的产品；（4）波形中的偶发故障，“可能十万次甚至百万次才出现一次”，所以是德科技采用AI技术，能够在700万个脉冲中，找到很小的尖峰毛刺偶发信号。

总结今年的SoC设计论坛。这一届SoC设计论坛与中国IC领袖峰会在同一天举办，多少是从更微观、具体的角度来看如今芯片设计产业的发展。当芯片安全被更多提上日程，即是芯片设计迈入成熟的标志——这在其他电子科技行业亦是如此。IoT在全球范围内的发展，实则推动了安全融入到芯片设计到生产全生命周期中去的这一实现。

与此同时，国产EDA工具企业及机构正在寻求各种方法突围，无论是通过技术上的差异化竞争，还是通过开源等方式将EDA资源做聚合，构成全链条；亦或从芯片设计上云的角度出发，打造更具弹性和效率的设计环境。这些都是市场快速发展的标志。

责编：Yvonne Geng