台积电刘德音在ISSCC 2021上谈半导体创新未来

晶圆代工大厂台积电(TSMC)董事长刘德音在以虚拟(在线)模式举行的2021年度国际固态电路会议(ISSCC)开场专题演说中表示，半导体整合每踏出成功的一步，背后都需要付出越来越多的努力，而最新一代的3纳米工艺节点将会如期实现。

因为新冠病毒肺炎疫情影响，今年的ISSCC (EETT编按：美国时间2月13日至22日)改以全在线方式举行，而且也没有因此改变将各场辅导课程与短会议安排在周末举行的惯例。而笔者在会议第一天就从加拿大的渥太华(Ottawa)准时上线，这是我第一次穿着家居服参加全体大会，也是我第一次在听演讲的时候还在一边敲键盘(我不知道这是我自己觉得打字声音太难听还是出于礼节，总之我从不曾在任何现场听演讲或简报时同时使用我的笔记本电脑)。

刘德音在今年ISSCC的开场演说主题是“揭密创新未来”(Unleash the Future of Innovation)，他谈到了许多引领半导体技术发展至今的创新，以及继续向前迈进的潜在途径。在演说中一个不时浮现的主题是“技术民主化”，也就是如他所言，尽管技术通常一开始掌握在少数人的手中，但最后仍是由众人所享受；台积电将其超大型晶圆厂制造视为让先进技术能尽可能让世界上多数人受益的关键。

超越摩尔定律

为了将先进技术推广到全世界，需要不断找到方法来维持技术进展；这是著名的摩尔定律(Moore’s Law)原本承诺的前景──晶体管单位成本应该要维持下降。而刘德音在演说中也强调，半导体工艺微缩的脚步并未减缓，集成电路的功耗、性能与晶体管密度仍在持续进步。刘德音表示，台积电的3纳米工艺按照计划时程发展，甚至比预期进度超前了一些；因此我们也有信心看到未来节点将会如期而至。

半导体新一代工艺节点的性能与上市时程如预期进展。

(数据源：ISSCC 2021)

传统上，半导体工艺微缩仰赖微影技术；现在，藉由极紫外光微影(EUV)技术，产业界已经打破前一代微影技术的尺寸限制，不过产量仍是一个问题。评估EUV技术一个很重要的基准是图形化(patterning)的总成本，而因为比起采用多重图形化、多次曝光方式，EUV能使用较少层数的光罩，不难想象其成本可达到理想的水平。不过刘德音也表示，EUV功耗极大，为此台积电已经取得350W照明光源技术突破，可支持5纳米量产甚至到1纳米节点。

自从以硅基互补金属氧化物半导体(CMOS)技术为核心的新式栅极堆栈材料在本世纪稍早问世以来，材料创新的重要性变得日益显著。台积电在5纳米节点导入了一种高迁移率通道(high mobility channel，HMC)晶体管，是将锗(germanium，Ge)整合到晶体管的鳍片(fin)中。而导线也利用钴(cobalt)与钌(ruthenium)材料持续挑战极限。

HMC是CMOS工艺延续许多代的主力──鳍式场效晶体管(FinFET)在鳍片区域的材料改变，但即使是FinFET也即将达到生命周期终点。台积电将转向具备环绕式栅极(gate all around，GAA)通道的纳米薄片(nano-sheet)，以提供比FinFET更多的静电控制。

刘德音指出，新一代组件能实现更小的汲极引致能障下降(drain induced barrier lowering)，以及更好的次阈值摆幅(sub-threshold swing)；这些特性实际上的优势何在？台积电下一代平台能为SRAM带来更低的供电电压，提供0.46V的可靠快取运作，随着芯片上快取的需求越来越高，能将耗电降低到0.5V以下，势必能改善芯片的整体功耗。

台积电技术蓝图中的FinFET接班技术是环绕式栅极纳米薄片晶体管。

(数据源：ISSCC 2021)

设计-技术协同优化(Design & Technology Co-Optimization，DTCO)的概念，将原本各自孤立的设计与制造思维转为一种合作体制，如此一来，一旦刻印出的特征尺寸像是栅极间距(gate pitch)再也无法定义新技术节点，芯片密度仍有可能继续增加。

DTCO能维持新节点1.8倍的逻辑栅密度提升，以及芯片尺寸35%~40%的微缩。这种跳脱框架的模式为系统单芯片(SoC)设计的重要领域带来进展，这通常无法因为工艺技术演进而有所改善。DTCO不但能让模拟与I/O区块改善，还有数字电路区块。

材料技术的革新

材料的创新将继续推动芯片技术向前迈进，低维度材料包括六方氮化硼(hexagonal boron nitride，hBN)等2D材料，已经接近实现量产。刘德音强调，台积电已经与台湾学界团队合作成功以大面积晶圆尺寸生长单晶氮化硼，其成果并获刊于2020年3月的国际学术期刊《Nature》。低温工艺则将实现晶圆级的逻辑与内存活性层(active layer)堆栈，打造真正的3D IC。

材料的创新延续了摩尔定律的生命；刘德音表示，少了创新材料，我们可能无法实现AI加速器技术(这方面Xilinx首席执行官Victor Peng在ISSCC的另一场演说有更多着墨)，芯片上快取(on-chip cache)恐怕不足以支持软件应用程序的持续演进。

而若少了小芯片(Chiplet)，半导体技术的未来也会不完整。刘德音在演说中指出，在Chiplet变得“很酷”之前，就已经有很多人投入相关研发；他强调3D系统结构是让技术朝着正确方向发展的关键推手，并重申Chiplet在实现特定领域(domain specific)解决方案上的重要性。每个Chiplet都能在技术上进行优化，毋须顾虑一体化SoC固有的设计折衷。

工艺的进一步微缩需要系统级的思考。

(数据源：ISSCC 2021)

展望未来，3D芯片堆栈会是重点。透过台积电的SoIC (system on IC)、低温键合(bonding)工艺，能以垂直方式堆栈一打裸晶，高度仅600µm。刘德音在简报中展示了3D堆栈结构的X光影像，并且评论“看看那完美的对齐…”谁说科技人不能成为最厉害的推销员？

技术演进脚步未歇

台积电的专题演说对半导体技术未来发展提供了不错的综览，同时也对于期待和可能遭遇的障碍保持冷静。刘德音在演说中提到，带宽不足的情况仍然存在，虽然数据处理量每两年会提升1.8倍，但常态化的带宽却没有跟上，每两年成长的速度仅1.6倍；为此I/O数量需要增加以弥补差距。幸运的是，还有很多进步空间，芯片对芯片互连密度还能再成长个几倍。

刘德音对ISSCC的听众们保证，新技术节点仍会持续以每两年进步一个世代的节奏前进；而材料、生产工具、芯片设计、专业封装技术，以及来自其他领域的技术需要共同合作才能达成目标。他在一张投影片中总结了让摩尔定律或多或少维持活力的方法。

新材料与新思维让摩尔定律维持活力。

(数据源：ISSCC 2021)

21世纪初，应变硅(strained silicon)与高介电(high-k)金属栅极堆栈等技术的导入，让半导体工艺微缩以同等速度进展。接着FinFET结构、EUV、HMC还有DTCO，将推动产业在接下来的15年进入以5纳米为主流的世代；更多新颖的晶体管结构还将让我们继续向前迈进。

有鉴于目前产业界面临芯片产能紧缺的情况，前面曾提到过的“技术通常一开始掌握在少数人的手中，但最后仍是由众人所享受”这句话，值得我们再一次思考。我们真的能享受到大多数的先进技术吗？想想Apple恶名昭彰地“霸占”台积电每一个尖端工艺节点，我有点不太确定…就连Qualcomm、Intel也将之视为所面临的最大挑战之一。

对大型芯片业者来说，在未来会让他们最头痛的问题或许并不是尖端半导体工艺的产能供应量，如同刘德音所言，一个半导体技术的复兴时代将要来临，有一天芯片设计会变得像是写软件程序那么简单，到那时候，“技术民主化”将真正实现。

编译：Judith Cheng, EETimes Taiwan

责编：Luffy Liu

（参考原文：ISSCC Plenary: A Bright Foundry Future，By Don Scansen）