根据外媒报导,日前在日本东京举行了 ITF (IMEC Technology Forum,. ITF) 论坛。在论坛上,与荷兰商半导体大厂艾司摩尔 (ASML) 合作研发半导体光刻机的比利时半导体研究机构 IMEC 正式公布了 3 纳米及以下工艺的在微缩层面的相关技术细节。
根据其所公布的内容来分析,ASML 对于 3 纳米、2 纳米、1.5 纳米、1 纳米,甚至是小于 1 纳米的工艺都做了清楚的发展规划,代表着 ASML 基本上已经能开发 1 纳米工艺的光刻设备了。
报导指出,在论坛中,IMEC 公司总裁兼首席技术官 Luc Van den hove 在主题演说中先介绍了公司研究概况,强调透过与 ASML 的紧密合作,以及将下一代高辨识率极紫外光 (EUV) 光刻技术进行了商业化。
IMEC公司强调,将继续把工艺规模缩小到1nm及以下。包括日本在内的许多半导体公司相继退出了工艺小型化,声称摩尔定律已经走到了尽头,或者说成本太高,无利可图。
根据台积电和三星电子介绍,从 7 纳米工艺技术开始,部分工艺技术已经推出了 NA=0.33 的 EUV 光刻设备,5 纳米工艺技术也达成了频率的提升,但对于 2 纳米以后的超精细工艺技术,则还是需要能够达成更高的辨识率和更高 NA (NA=0.55) 的光刻设备。
据IMEC介绍,ASML已经完成了作为NXE:5000系列的高NA EUV光刻系统的基本设计,但商业化计划在2022年左右。这套下一代系统将因其巨大的光学系统而变得非常高大,很有可能顶在传统洁净室的天花板下。
ASML目前在售的两款极紫外光刻机分别是TWINSCAN NXE:3400B和TWINSCAN NXE:3400C,3600D计划明年年中出货,生产效率将提升18%。
ASML过去一直与IMEC紧密合作开发光刻技术,但为了开发使用高NA EUV光刻工具的光刻工艺,在IMEC的园区里成立了新的“IMEC-ASML高NA EUV实验室”,以促进共同开发和开发使用高NA EUV光刻工具的光刻工艺。该公司还计划与材料供应商合作开发掩模和抗蚀剂。
Van den hove最后表示:“逻辑器件工艺小型化的目的是降低功耗、提高性能、减少面积、降低成本,也就是通常所说的PPAC。除了这四个目标外,随着小型化向3nm、2nm、1.5nm,甚至超越1nm,达到亚1nm,我们将努力实现环境友好、适合可持续发展社会的微处理器。”他表示,将继续致力于工艺小型化,表现出了极大的热情。
责编:Yvonne Geng
本文综合自IT之家、TechNews、快科技