摩尔定律之外的突破： 创新“方程式”和一间“驾驶室”

摩尔定律仍有效，但专注于12nm以上工艺平台的技术创新

作为半导体行业的一员，格芯曾经相信自己必须遵循摩尔定律的经典定义，即每隔两年将特定芯片的晶体管数量增加一倍，导致这个行业在过去50年里唯一的创新好像就是缩小晶体管，即扩展晶体管数量，而正是这种思想使格芯陷入了困境。如今，随着行业不断寻求经典摩尔定律之外的半导体创新方法，传统的节点微缩概念正在发生变化。

格芯的观点是，基于节点微缩的经典摩尔定律仍然是有效的，但由于复杂性和成本的原因，微缩速度逐渐放缓，而且已经与75%的晶圆厂市场客户无关。对于代工厂而言，在12nm及 以上的技术领域中，存在470亿美元庞大且不断增长的潜在市场。为抓住这一机遇，格芯改变了公司中的许多要素，以此专注于12nm工艺平台以上的技术创新(而不是扩展晶体管数量)。其结 果就是打造了全面的平台、应用功能集和数千个IP，为其客户提供成千上万的特定应用解决方案。

格芯(GLOBALFOUNDRIES)CEO Dr. Thomas Caulfield

退出“最先进工艺节点”竞赛，推出“ 创新方程式 ”   

Thomas认为，“越来越多的企业正设法从经典摩尔定律之外寻求创新。我们不一定非得通过缩小器件尺寸来创造更多的价值，还可以添加新功能。”因此，从2018年开始，格芯将业务重心转移到平台创新，将原定用于开发7nm 的大量研发资源用于开发独特的功能，这些功能将帮助客户提供所需的差异化优势，以便在不必要使用7nm等技术的各类市场和应用领域中斩获商机。

至此，格芯推出了“创新方程式”，提供更加相关且经过优化的产品，使数以万计的特定应用解决方案成为现实，帮助其客户提供真正的差异化和价值。

虽然目前台积电、英特尔和三星继续竞相追逐下一个节点，服务于25%的晶圆厂TAM， 但格芯将专注于平台创新并在平台上开发增值应用功能和IP，帮助客户提供所需的差异化优势，以便在各类市场和应用领域中斩获商机。

不断提高先进封装水平，应对物联网和边缘应用挑战

目前，集成电路工艺技术逐渐从单一追求尺寸依赖的先进工艺，向先进工艺(More Moore)、非尺寸依赖的特色工艺(More than Moore) 和先进封装三个维度并举发展。作为“超越摩尔定律”及采用先进封装的趋势的拥护和支持者，Thomas说：“对于某些厂家来说，追逐7nm甚至更高节点以达到所需的性能水平是有意义的；但是对于格芯而言，我们的客户正在设法不断提高先进封装水平，希望通过使用具有各种功能和技术节点的芯片，利用封装技术来支持特定的应用解决方案。”

在AMD最近推出的高级CPU处理器中， 格芯是赋能芯片集(Chiplet)解决方案的关键提供者。

格芯将这些封装层面的进步与其平台和IP结合在一起，共同作为产品组合的重要部分，由此为客户提供统包技术解决方案。例如，许多AI架构利用格芯的封装解决方案来提供内存集成和性能，满足不断增长的计算性能(TOPS/瓦) 和成本要求。

对于AI加速器和边缘计算等新兴应用，格芯正在使用诸如DTCO(设计工艺共同优化)之类的工具助力这些解决方案，以实现更高性能和更低功耗，而不是采用传统的节点扩展方式。格芯正在通过添加双功函数SRAM、更快和更低功耗的乘积(MAC)等功能，研发降低12LP FinFET平台的功耗并提高性能的方法。

对于物联网和边缘应用，格芯在22FDX平台上开发了一项功能，可以使用自适应体偏置的概念来调整系统性能，从而为这类需要低功耗的应用提供可以在超低功耗和高性能之间切换的解决方案。

有了这些特定的应用解决方案，客户就可以使用更低的功耗来重新设计AI的固有元素， 无需选择7nm或是7nm以下工艺平台。

针对不同形式的封装进行异构集成

目前“异构集成”作为先进封装技术越来越受关注，被认为是增加芯片功能，以及降低成本的可行方法。作为整个半导体界都在探索的后摩尔时代的出路之一，格芯已经与客户建立了许多“异构集成”计划。

对于某个特定应用，所需的多项技术功能可能在一项技术中拥有优势，而其它功能可能在差异巨大的各项技术中具有优势(例如I/O、计算、内存)。通过使用先进的封装技术，可以将具有多个格芯功能的最终解决方案集成到客户的最终模块配置中，便于他们利用技术优势。

系统公司会要求使用各种形式的先进封装进行异构集成。为了实现芯片间的互连，格芯提供了扩展解决方案，包括内置自检功能、封装热建模和IC。例如，通过格芯的统包测试和 封装服务，可以在天线端口之间，对包含16、32、64或更多天线元件的相控阵列多RF通道设计进行精准的相位测量，从而使客户能够迅速扩展和部署必要的无线电接入基础设施，支持高带宽5G蜂窝系统。
此外，格芯还加入了由知名外包半导体组装和测试提供商(OSAT)组成的合作伙伴联盟， 共同为客户提供全面的封装设计、热建模和电气建模服务。

与合作伙伴联手解决堆叠技术的挑战

目前，台积电、三星、Intel及AMD等半导体大厂们掀起了“3D堆叠大战”，格芯当然也不例外。作为支持2.5D和3D等堆叠技术的行业领导者，格芯制定了一个强大的计划。对于异构集成等技术，他们发现市场相当欢迎。此外，他们还建立了强大的合作伙伴关系，以满足下一代堆叠技术要求。最近，格芯宣布与Arm合作开发3D测试芯片。该芯片可在其12LP FinFET平台上实现每平方毫米多达1百万个3D连接。

在许多其它重点领域中，格芯还与EDA 提供者和OSAT等展开合作，希望通过技术改进，简化设计流程或热管理。例如，在2.5D封装领域，格芯最近宣布与SiFive建立战略合作关系，为客户的堆叠需求提供另一种设计途径。通过战略转型，格芯已经成为一家能够协助开发和制造用于移动和物联网的高度集成解决方案的晶圆厂，业务涵盖传感器、连接设备和高能效处理内核。最终，目标是帮助Arm等公司以及他们的客户，使他们能够使用其产品组合轻松地进行量产。

尽管有关2.5D/3D系统解决方案的竞赛正如火如荼，但行业确实面临着一些挑战。由于芯片到芯片互连电气标准的普遍缺失，这导致了一个希望尽可能涵盖更多应用的生态系统。

一间“驾驶室”针对不同应用为客户提供差异化的平台    

Thomas在前面已经谈到了格芯会为客户提供差异化的优势。那么随着5G、物联网和云应用市场正在快速增长，为了针对不同市场的不同客户提供差异化的工艺平台，格芯具体是如何做的呢？Thomas介绍道，这将交由格芯的“驾驶室”负责。

为不同的客户提供差异化的工艺平台，助力芯片厂商实现量产，这就是格芯所谓的“驾驶室”。格芯专注于通过平台创新为客户提供价值，在“创新公式”的指导下，提供完整的增值应用功能、IP和15个基于节点的平台，从而形成了数万种特定应用解决方案。平台创新将为客户提供所需的差异化解决方案，从而在各类市场和应用领域中斩获商机。

责编：Yvonne Geng