围绕“小”的要求，5G时代的电源设计，还能外延出一大堆问题。比如说，“小”体积与高功率密度，对系统散热提出了更高的要求。下面这张图着重展示的就是数据中心的赛灵思Alveo加速卡。如果10个堆叠在一起，空间就会非常紧凑。
电子科技的世界，似乎整体都在朝着更高的集成度在发展。这听起来是句废话，手机、PC、数据中心、工业生产设备无不如是；就连汽车的整体结构都在朝着一台高集成度的计算机在发展。
下面这张图是特斯拉今年4月发布的，宣称是“世界上最好的自动驾驶芯片”FSD。这是个双芯片方案，应用在新型的Model X/S/3车型中。FDS可以达到144 TOPS算力。整块板子实际上已经是高密度的板设计了。
这种紧凑设计所限制的，并不只是神经网络加速芯片这些主芯片的尺寸：这块板上很多区域都被电源方案所占据（绿色部分）。紧凑的设计于是对电源方案的“小体积”提出了更高的要求。放在5G时代，这种“小”的要求还有更多的体现，例如5G时代更多的皮基站、飞基站这类小型基站会进入室内，各楼层可能都需要这样的室内基站。位于室内的小型基站自然就需要控制体积。
在这种紧凑型、高集成度的发展历史中，我们通常更关注的是“主芯片“，比如说如何把特斯拉FSD的那两颗神经网络加速芯片做小，如何把5G基站内通讯所需的FPGA、射频、信号处理子系统这类组件本身做小。
而实际上，电源解决方案也在做各种各样的努力缩小自身占板面积——以其占板面积，它们有时更能成为缩减整板面积的功臣。而且，“你看5G基站，看起来板子的面积也不小。但板上器件很多，包括基带、FPGA信号处理、收发器等。加上走线、散热等，留给电源的面积非常小。”MPS电源模块产品线经理孙毅告诉我们，5G和工业4.0这样的技术趋势，给电源解决方案提出了新的挑战。
MPS电源模块产品线经理 孙毅
5G时代的电源要解决哪些问题
前面提到的需求“更小的方案尺寸”是5G基站电源的一种显著外显。围绕“小”的要求，5G时代的电源设计，还能外延出一大堆问题。比如说，“小”体积与高功率密度，对系统散热提出了更高的要求。下面这张图着重展示的就是数据中心的赛灵思Alveo加速卡。如果10个堆叠在一起，空间就会非常紧凑。
于此，整体的工作环境温度变得很高。“往往这里面会有70℃，对室外的5G基站而言，温度甚至可能到90℃。”电源就需要有这样的耐热能力。
更重要的是，5G爆发期对产品更短的开发周期会有更高的要求。就电源来看，通常的分立电源方案，“往往需要18周以上的周期：2-12周进行器件选型，选芯片、电感、电容、连接器等；接下来要1-3周进行原理图设计、布局设计；还需要1-3周进行打板、封装等。”
而且“对电源而言，选择了电感、电容，可能还要进行环路补偿，这个往往要花大量时间。如果达到十几二十路的电源，可能每路都要去做这样的事，非常花时间。”孙毅表示。
上面这张图是100A分立电源方案的例子，为FPGA或较大型的ASIC供电的电源常见此类。“分立方案可能需要用到1个或者2个控制器，4个DrMOS，4颗大电感，以及非常复杂的电路设计，包括电流采样电路、解耦滤波电路、环路补偿电路、多相交错电路等等。”加上前述要求体积小，更高散热要求等因素，这个问题会变得更复杂。
而实际上，问题还远不止次。孙毅总结有关5G时代电源的挑战主要包括有：
- 要求更小的方案尺寸，并解决系统和电源的散热问题；
- 要求更短的开发周期；
- 在EMI标准方面，需要遵守严格的测试标准，EMI调试相对复杂；
- FPGA还有着非常复杂的电源设计要求，典型如RFSoC，“它有多达十几路电源，每路电源都需要去协调处理，这是很有挑战性的事情。”
- 高速ADC/DAC低噪声供电需求。仍以RFSoC为例，RFSoC的特性就是集成了ADC/DAC，赛灵思的ZCU1275，带12bit 2GSPS ADC，与14bit 6.4GSPS DAC。其纹波要求在1mV以内，“以前我们可以拿LDO（low dropout regulator）来做，但现在效率要求越来越高，比如这里最大电流到4A，LDO效率就不够了。要求一方面解决纹波、动态性能要求，另一方面也需要大幅提高效率，解决整个系统散热问题。
需要解决这些问题的应用领域至少包括了5G基站、5G相关的测试设备、光模块，数据中心的AI加速卡，工业控制、机械手臂等。
这些问题要怎么解决？
针对上述问题，在某些应用场景中，更高集成度的电源模块就是很典型的解决方案——即便它和分立电源并非单纯的替代和被替代的关系。“我们MPS电源模块，包括一颗功率芯片——这是MPS的核心技术；内部集成上下MOS管，控制、驱动以及保护电路等等。”“除了芯片之外，电感、无源器件等都集成在都集成在一个小的封装内，做成完整的电源方案。”
整合型的这类电源模块方案优势无需赘言：
（1）就开发的简易性，当外围电路也包含在模块中时，对下游客户而言，做设计就会简单很多，“模块管脚设计是和客户讨论后确定的”，能够简化原理图和PCB布板；（2）就开发周期而言，这类方案能够减少选型时间，另外“我们采用COT（constant on-time）控制，不需要单独去做环路补偿，调试时间也大大缩短”；
（3）而在可靠性认证部分，分立电源方案需要做比较多的可靠性验证，如分别针对芯片、电感、电容等，而针对模块方案，“客户只需要对整个模块做可靠性认证，相当于小系统的验证。这也有利于缩短整个产品的开发周期。
上面这张图，即前述100A设计，分立方案与模块方案的对比。电源模块方案中则将包括控制器、功率MOSFET、电感与滤波电容在内的器件都集成在了一起，如下图所示的MPM3695-100，15x30x5.3mm BGA封装，“这就是100A这样一个完整的电源解决方案”。“其管脚设计，几大块主要就是输入、地、输出；单层走线即可，不需要多层PCB走线相互交织；外围只需要输入输出电容；客户使用模块的时候就非常简单易用，风险很小。”孙毅表示。
体现模块化的另一个优势，在于“对这款模块进行并联，就能满足400A、800A这些更大电流的需求”，因为结构上的冗余设计，所以在MPM3695-100的这个例子中，“只需要左手拉右手，完成连线即可”。这样也就简化了在一些FPGA之上800A大电流的应用。“这个方案其实非常简单，加上输入、输出电容，模块中间加上一些很简单的线，就构成了800A方案。”相较前述复杂的分立方案，优势也就不言而喻了。
在模块与分立电源方案的对比之外，这里我们再谈一谈MPS针对电源模块本身的设计与工艺改进又是如何满足5G和工业4.0时代更苛刻的要求的，比如说如何让电源某块做得更小，以及在体积缩小后如何解决散热问题、EMI噪声问题等。并以此来观察，电源模块现如今的发展趋势。
在缩小模块尺寸问题上，就MPS的思路来看：
其一，采用单die的功率+控制器，得以减小芯片的面积。上面这张图中，就基本Buck变换器，一般比较常见的模块设计方案有一个上管、一个下管、一个控制器，外加周围的电感等。“这三颗芯片的占板面积很大”，MPS的方案是以单die的方案将这三部分集成在一起，“减少50%的芯片面积和成本”。
其二，在封装方案上，MPS选择的是芯片倒装工艺。这也是个比较常见的方案。一般传统的电源模块，通过打线的方式连接die和引脚，“这种方案简单、成本低，也很成熟。但对模块来说，扩大了整个方案的面积。”倒装工艺在此是将die倒置，通过铜柱连接下方的引线框架。
其三，减小体积的常规策略是提高开关频率，不过这需要建立在高效工艺的基础上。在强行推高频的情况下，寄生电感会带来额外的开关损耗：通过工艺改进来缩小寄生电感参数，才能推进开关频率。“我们90nm工艺已经量产了，部分新产品开始采用65nm制程，我们的FOM（figure of merit），即RDS(ON)与Qg的乘积（导通电阻x栅极电荷），可以表示MOSFET本身性能的这个值会更低，所以效率自然就更高。
“典型工业上的应用，比如24V转5V/3A，3.3V/3A，双路输出。传统设计开关频率到300kHz以上，效率反而可能会降低——虽然这么做也让尺寸减小了。”“我们把传统设计两路输出的两个芯片以及电感集成在一个模块中。芯片本身尺寸小，加上封装技术提高功率密度，跑在800kHz-2MHz的频率范围内，电感体积可以做到原来的25-30%左右，整体方案面积减小50%以上。”
在芯片制造的工艺选择上，MPS比较知名的就是其Fab-lite模式——这可以认为是某种Fabless方案，但又与一般的Fabless有差异：虽然MPS自己并不负责实际制造，但制程方案具有更强的自主性，许多技术是自行研发的，最终仍由晶圆厂负责制造。这是一种兼顾了灵活性的方案，在工艺选择和技术配合上也更有自主性。
第四，3D封装，“在一些特殊的应用场景中，将电感直接架在芯片上方，减小模块的面积”。
这四点都是缩小电源模块体积的方案，这些也都是提高集成度的一些常规方向，在实现上仍需技术投入。而如前文所述，体积缩小以后，还需要解决更多的问题，比如散热。
在散热设计上，MPS的方案主体上包括和供应商一起定制电感，降低DC/AC损耗；引线框架和BT基板采用厚铜，降低接触电阻；优化基板布线设计，电流走向更均匀；90nm BCD制程可以减少30%芯片损耗——这些方案都是为了让整个模块的功耗降得更低。
除此以外，倒装工艺连接所用的铜柱，能够将热导入到PCB板；某些比较薄的模块（如2mm厚的3695-10），可以放在主芯片下方，与主芯片共享散热器；而前文提到的3D封装，架起电感所用的支撑，也能帮助散热，“相当于半个散热器，让模块散热更加均匀，而不是集中在一个点上”。
针对EMI的问题，MPS在电源模块上也采用了几个方案。首先集成对称输入电容，反相抵消“热环路”移入的噪声——上面这张图的降压电路，噪声最大的环路因为不停开关，会很大的开关噪声，这是一个噪声源。对此，可以采用“解耦性电容”方案，“在模块内部设计中，放两个对称的电容，热回路中产生的磁场会从两侧通过相反的电流方向抵消。
其次是通过频谱展开来降低EMI噪声，“通过数字控制模块，以数字方式调整开关频率和开关速度。针对开关频率做展开、抖动，消除尖峰值，将这个频率下的能量，平均地散到其他地方去。”
在应对FPGA复杂电源设计要求时，“举个例子，比如工业控制常用的ZYNQ 7020，它需要4路电源。常规的，我们需要拿4个单独的电源来实现它，辅以时序控制。我们新推的MPM54304就是个4路输出的模块。模块包含4路输出，内部有控制器、电感、输入电容，以及时序控制等等。”以此用单个模块实现整个FPGA的供电和功能。
在负载动态响应速度方面，“赛灵思最新的7nm FPGA，要求200A电流，跳变会达到0-100A，同时过冲下跳不能超过±25mV；加上尺寸也有限制，需要更小的电容。所以我们用MPM3695-100双路100A做方案。”如上图所示，“方案本身非常简洁，传统方案可能需要放两排、三排甚至更多的输入电容。”而此处用比较少的电容就满足了动态负载需求。
MPS的中小电流、大电流与高压模块
前文在谈5G与工业4.0时代电源解决方案的挑战和解决方案时，已经相继提到了MPS的一些具体产品，也是MPS刚刚发布的几款新品。这几款产品是解决上述挑战和问题的一些实例，它们主体上包括了：
（1） MPS宣称是“业界首款”PMIC模块MPM54304。这个首款具体指的是“第一款带有完整数字电源管理功能的模块”，即可通过数字的方式，同时控制4路电源。
这是一颗3V-16V输入电压，4路输出，输出电流3A/3A/2A/2A模块（“两路3A可以并联成一个5A，两路2A可以并联成一个4A”），采用7x7x2mm LGA封装。（输出电压：0.55-5V，步进10mV；MTP与I2C支持）
其特点如前文所述，即它是高集成度的电源模块，内部包含控制芯片、电感等器件；“最关键一点，它能够提供启动和关机时序，关机时序对FPGA的性能和可靠性都有很大的帮助。”
“这个模块在FPGA/ASIC或者多路电源轨方面有很多应用，比如赛灵思的FPGA ZYNQ-7020，我们单模块就可以搞定。”
（2）可扩展的100A电源模块，MPM3695-100。即前文多次提到，可以并联输出最高800A电流的模块，采用15x30x5mm BGA封装；输入电压4V-16V，输出电压0.5V-3.3V（其中0.5V-1.8V区间内，输出100A电流；更高电压输出60A）。
其特点在前文的解决方案中已经提了多次，包括比分立解决方案减少70%占板面积；管脚设计便于PCB布板；每个模块内部为4相交错并联运行，等效3.2MHz的开关频率，做到比较出色的动态表现；输入纹波5mV以内，4x47μF输出电容就能做到稳定；12V转1V的峰值效率可以达到91%。
MPM3695-100与MPM3596
（3）45V宽输入电压范围的MPM3596数字电源模块，可应用于工业总线。其参数包括输入电压3.5V-45V，输出电压0.4V-24V；双路3A，单路6A（并联可实现36A）。
其特色主要包括了带遥测回读功能，可读取整个模块的电压、电流、温度等；两侧对称的输入电容设计，可做频谱扩展与频率抖动以降低EMI（车规级CISPR25 Class 5 RE标准）；峰值电流控制模式，外部同步时钟；相比传统方案节省50%以上面积；管脚设计简单，可以比较方便地做单路或双路设计；I2C、可编程软件支持。
从这些个别的产品中，实际是能够窥见当代一些新应用的电源解决方案发展思路的。在5G和工业4.0涉及到的各个层级、行业提出新的要求时，新的机遇原本也正带来更多的收益。从电源解决方案层面以及MPS的新品来看这个问题时，5G、工业4.0惠及的领域似乎比我们想象得更广。
责编：Yvonne Geng
您可能感兴趣
