PCIe成英特尔与其对手竞技的新战场

PCIe 4.0才刚刚开始进入处理器和GPU市场，但许多公司早已对几年后的PCIe5.0满怀期待，PCIe6.0也已在研发当中。令人惊讶的是，PCI-SIG（外围部件互连专业组）制定出每代PCIe数据传输率翻一番的目标。即使业界突破了电路板和封装技术的极限，实现这一目标也并非易事，但PCI-SIG成员很乐观，并保证能够维持这一发展速度。

PCIe4.0官方合规测试于今年8月开始。PCIe4.0规范传输率达16千兆/每秒（gt/s），即将推出的PCIe5.0则是4.0的两倍，达32千兆/每秒（使用NRZ编码）。对于PCIe6.0，SIG小组计划再次将传输速率翻倍，每个传输通道达64千兆/每秒。为达到这一速率，委员会将采用经电信行业核验的PAM4信令应用于56千兆/每秒的接口。

PCIe 4.0及以上版本拥有更高的传输速率，这对于跟上数据中心的变化至关重要。处理器正集成更多的CPU和加速器内核。它们需要更多的内存、存储和互连带宽来扩展。

扩展PCIe的位宽度不是一个现实的选择，因为它占用了更多的封装引脚和电路板空间。关键是要使每个PCIe 传输通道的速率更快。

在某种程度上，电路板布局的负载和铜互连的局限性或许决定了直接同轴电缆或光纤电缆的需求，但是这些选择在当下而言相当昂贵的。 PCIe必须要有高传输速率，但对于主流PC、笔记本电脑和服务器来说，它也必须具有成本效益。

PCIe也是其它标准相互竞争的平台，因为它是异构计算机的CPU、GPU、FPGA以及加速器之间的主要链接。尽管有其它专有和标准总线，如NVLink和OpenCapi，但大多数仍然依赖PCIe物理层基本技术。

特别是，新一代PCIe计时器直接影响两个相互竞争的加速器连接标准，即加速器缓存一致性接口（CCIX）和计算快速链接（CXL）。这两个标准允许CPU和加速器共享内存。
CCIX标准现在可供使用，并可在PCIe4.0上运行。目前，CCIX的主要芯片支持者是Xilinx，但还有许多其它供应商已经注册加入CCIX小组。今年早些时候，英特尔发布了竞争性CXL规范，该规范将在PCIe5.0上运行。

鉴于CCIX已经在Xilinx和华为产品中得到应用，加上拥有50多个CCIX联盟成员，CCIX已经处于领先地位。 但英特尔已经组建了一批列强大的系统公司(主要是英特尔客户)来支持CXL，尽管使用CXL的产品可能要到2021年才能上市。在许多方面，CXL规范是CCIX标准的子集，但是它有Intel的支持。

CCIX标准的创建是为了提供一种平衡方法，使得所有计算单元都是对等的，并且支持对称一致性。 使用CCIX，您可以创建一个由CPU和加速器组成的网状网络，使所有计算元素具有同等的能力。

由于其不对称的设计，CXL不能完全支持近内存处理，也不支持细粒度数据共享的内存扩展，这种细粒度数据共享特性对于运用加速器提升数据库应用速度而言非常有用。

CCIX的另一个主要优点是它利用了现有的PCIe架构，而CXL需要PCIe数据链路层的动态硬件旁路。这些变化将需要大量的新的合规性测试。为PCIe控制器提供IP的公司现在只能评估支持CXL所需的更改。

英特尔将以CPU为中心的CXL作为标准，但它仅在英特尔内部开发。英特尔及其合作伙伴看重的是其关键特性，CXL可以最大限度地减少PCIe总线上的内存延迟。它通过替换CPU端的PCIe数据链路层（DLL）并绕过PCIe驱动程序来实现较低的延迟。PCIe逻辑必须能够用CXL控制逻辑交换PCIe DLL。这种方法确实节省了几纳秒，但牺牲了灵活性。

不对称控制逻辑是PCI和USB过去所用的技术，也是Intel帮助定义的方法，它给主机处理器带来了很大的负担。英特尔已经将PCIe5.0设置为目标物理层，因为这是用英特尔自己的芯片进行阻击的最佳时机。也就是说，CXL完全可以在PCIe4上运行。

一些芯片和系统供应商都是上述两个阵营的成员，包括ARM、华为和Mellanox。像AMD、Amper和Marvell这样的服务器芯片公司还没有明确的方向。与此同时，NVIDIA继续推广其专有的NVLink接口，并 已收购Mellanox，而IBM则致力于针对Power服务器提供OpenCapi。AMD也有自己的 Infinity Fabric，但迄今为止，它仅供内部使用。

好消息是，所有这些一致性连接在很大程度上依赖于PCI SIG的工作及其领先信号和机械标准的开发。目前看来，这一进展在未来几年是稳妥的。

本文同步刊登于电子工程专辑杂志2019年9月刊

责编：Yvonne Geng