全球首款碳纳米管通用计算芯片问世！采用RISC-V架构

目前大部分的电子器件都用到硅，硅晶体管已经在计算机行业中存在了几十年，但正如摩尔定律所预测的，硅性能正达到一个临界点。如今芯片中已经无法再塞进更多的硅晶体管，极大阻碍了电子科学的进步。而在几天前的Hot Chips会议上，台积电研发负责人黄汉森(Phillip Wong)在谈到未来要将晶体管将缩小到0.1nm时，便提出碳纳米管作为一种使晶体管更快、更小的新技术，正在变得切实可用。

碳纳米管离替代硅晶体管又近一步

碳纳米管(Carbon Nanotube ，缩写为 CNT)又名巴基管，是一种直径仅为 1 纳米，或十亿分之一米的管状纳米级石墨晶体。重量轻，结构特殊，主要由呈六边形排列的碳原子构成数层到数十层的同轴圆管，被认为是替代硅材料首选。而且碳纳米管有着优异的力学和电学性能，比硅导电更快，支持快速开关，理论效率达到硅的10倍，运行速度为3倍，而仅仅只需要消耗三分之一的能源。

而且，它还有更加广泛的用途。一些科学家认为，碳纳米管也可以用来制作可注射入体内的微型芯片，或杀死人体内癌细胞的纳米机器，前景不可估量。

不过碳纳米管也存在一系列设计、制造和功能上的问题。比如其可变性和杂质问题，生长方式不受控制，很难将其放在特定的位置，限制了其在大规模系统中的应用。但在巨大的前景与潜力面前，这些问题正在被克服。

8月28日，英国《自然》杂志发表了一项计算科学最新进展：美国麻省理工学院（MIT）团队利用14000多个碳纳米管晶体管，采用了 RISC-V 架构，制造出了16位微处理器。这可能是第一个“会说话的” 碳纳米管微处理器，因为TA生成了这样一条信息：“Hello, World！I am RV16XNano, made from CNTs”.（你好，世界！我是 RV16XNano，由碳纳米管制成。）

RV16X-NANO实验结果。a、实验测量波形来自RV16X-NANO，执行了著名的“Hello, World”程序。（图自：Nature）

一个完整的RV16X-NANO 150毫米晶圆，每个晶圆包含32个裸片（图自：Nature）

这颗16位碳纳米管芯片采用与硅芯片相同的制作工艺，具有完整架构，还与世界打了招呼。其设计和制造方法克服了之前与碳纳米管相关的挑战，将为先进微电子设备中的硅带来一种高效能替代品。

老队友，再联手

多年以前，人们就预测硅在芯片界的主导地位会终结于碳纳米管，并展开了积极研究。

2013年，还是斯坦福大学博士生的Max M. Shulaker和Gage Hills制造出了第一台碳纳米管计算机，只有178个晶体管，运行在1bit数据上。两人分别是这项研究的第一作者和第二作者。

Max M. Shulaker（图自：MIT Corp.）

2016年7月，Max Shulaker加入MIT，担任助理教授，继续开展碳纳米管相关的研究。Gage Hills则成了MIT的博士后研究员，负责大部分芯片的设计工作。MIT的硕士研究生Christian Lau负责大部分芯片的制造工作。

2019年这项研究有两个第一作者，分别是Gage Hills和Christian Lau，通讯作者为Max Shulaker。6年前的老伙计再次联手，加上Christian Lau，三人在2013年研究的基础上设计和构建“RV16X-NANO”碳纳米管微处理器，将晶体管提升到了14000个。6年提高近80倍，速度是摩尔定律的5倍。

此外，作者中还有两位来自亚德诺半导体（ADI）公司，据悉这家公司是这项研究的支持方之一。

桀骜不驯的碳纳米管

虽然相比硅晶体有很多优点，但是用碳纳米管来制作芯片存在着许多问题，其中最主要的是这三个：材料缺陷、制造缺陷和可变性。

首先，虽然碳纳米管是一种半导体，在关闭时切换其导电性，对应于位元1和位元0。但其制造过程需要用到金属，由此制造的碳纳米管不可避免地会混入金属杂质，一小部分碳纳米管将会呈现金属特性，并且将减慢或阻止晶体管切换，损害整个处理器的性能。如果要获得净化的半导体版本，需要将纯度水平在提高到99.999999％，在当前的技术条件下几乎是不可能的。

另外，碳纳米场效应管（CNFET）的制造始于将碳纳米管在溶液中沉积到具有预先设计的晶体管结构的晶圆上。然而，一些碳纳米管不可避免地会随机地粘在一起，形成CNT聚集体，就像意大利面串成小球一样，在芯片上形成大颗粒污染物。这会导致CNFET失效(降低CNFET电路成品率)，以及超大规模集成电路(VLSI)制造过程中令人望而却步的高颗粒污染率。

而且二进制计算需要两种类型的晶体管——“N”型晶体管和“P”型晶体管，“N”型晶体管的 1 为开，“P”型晶体管的 0 为开。传统上，用碳纳米管制造这两种类型的晶体管一直具有挑战性，通常会产生性能各异的晶体管，而不会自然形成p型或n型半导体。在硅中，这些特性是通过掺杂少量其他元素来实现。但碳纳米管非常小，难以掺杂。

另外一个问题是，制作电子元器件需要将纳米管放置在极其精确的位置上。以前实现CNT CMOS的技术要么依赖于极强反应性、非空气稳定、非硅CMOS兼容的材料，要么缺乏可微调性、稳健性和重现性。这严重限制了CNT CMOS的复杂性。科学家们现在还没有掌握让CNFET在特定位置生长的方法，因此不得不分别制作，然后让它们沉积在表面上。不幸的是，这个过程通常会产生一个随机取向的纳米管薄膜，由大量碳纳米管聚集而成，并且其中会混入一些金属纳米管。

“DREAM”大法驯服之

MIT的研究人员和ADI的科学家找到了解决所有这些问题的方法。他们提出了一种名为DREAM(an acronym for “designing resiliency against metallic CNTs”)的技术，使用标准的电子设计自动化(EDA)工具实现，成本最低，并使具有CNT纯度的数字VLSI系统可以商用。该技术以一种不会干扰计算的方式定位金属碳纳米管，把对碳纳米管严格的纯度要求降低了约1万倍，这意味着纯度达到99.99％即可制作芯片，不需要额外的加工步骤或冗余，这是目前技术可实现的。

RV16X-NANO的设计和制造流程（图自：Nature）

“'DREAM’双关语是非常有意义的，因为它是梦想的解决方案。” Shulaker 说，“这使得我们可以购买现成的碳纳米管，将它们放到晶圆上，然后像平常一样构建我们的电路，而不做任何特别的事情。”

制造碳纳米管芯片首先是解决排列混乱的问题。研究人员制造了一个足够大、具有金属特征的硅表面，可以保证纳米管在金属间隙之间生长。

然后为了去除大颗粒污染，研究人员发明了一种剥落工艺“RINSE” (removal of incubated nanotubes through selective exfoliation)。晶圆片用一种促进碳纳米管粘附的试剂进行预处理。然后，在晶圆上涂上某种聚合物，并浸入一种特殊的蚀刻溶剂中。这样一来，聚合物就会被冲走，因为它只能带走大的碳束，而单个碳纳米管则会保留在芯片上需要他们的地方，研究人员再使用原子沉积的技术将金属氧化物附着再纳米管上。

最后是PN结的问题, 目前电子工业中这些电路的设计是基于互补金属氧化物半导体(CMOS)技术的，需要PMOS和NMOS晶体管。研究人员开发了一种名为“MIXED” (metal interface engineering crossed with electrostatic doping)的技术，它可以实现稳健的晶圆级 CNFET CMOS 工艺，根据需要将纳米管转化为p型金属氧化物半导体(PMOS)和n型金属氧化物半导体(NMOS)。这个过程类似于硅晶体的掺杂，而且可以有效地控制各个PN结的行为。

当一个负(或正)电压被施加到一个称为栅极的电极上时，PMOS(或NMOS)晶体管就被接通。该电极控制两个电极(源极和漏极)之间通道的导电性(在本例中通道由碳纳米管组成)。当一个PMOS晶体管和一个NMOS晶体管串联时，结果是一个称为逆变器(inverter)的元件。如果对这样的逆变器施加低电压，输出电压就会很高，反之亦然。（图自：Nature）

通过这种技术，他们将某些金属附着在每个晶体管上 （铂或钛 ），这使得晶体管可以固定为 P 或 N。然后通过原子层沉积将 CNFET 涂覆在氧化物化合物中，这使得它们可以调整晶体管的特性适用于特定应用。例如，服务器通常需要性能非常快的晶体管，但它会消耗能量和电能。另一方面，可穿戴设备和医用植入物可能使用速度较慢、功率较低的晶体管。

从晶体管到芯片

由此制造的元件被称作碳纳米管场效应晶体管（CNFET），与金属氧化物半导体场效应管（MOSFET）类似，它是构建下一代计算机的基本单元。

设计电路基本上需要一个由连接到晶体管上的不同逻辑门组成的库，这些逻辑门可以组合在一起，例如，创建加法器和乘法器——就像组合字母表中的字母来创建单词一样。通过CNFET的组合可以构造出逻辑门，但研究人员发现，金属碳纳米管对这些门的不同配对有不同的影响。例如，A门中的一个金属碳纳米管可能会破坏A和B之间的连接，但是B门中的几个金属碳纳米管可能不会影响A和B之间的任何连接。

研究人员进行了模拟，发现所有不同的栅极组合对任何金属碳纳米管都是稳健的，而对任何金属碳纳米管都不具有鲁棒性。所以他们为了降低某些逻辑运算对金属纳米管的敏感度，他们修改了一个开源RISC设计工具来自动学习最不受金属碳纳米管影响的组合，让芯片设计中没有对金属碳纳米管最敏感的栅极。

由此制造的芯片称为RV16X-NANO，使用RISC-V架构的32位长指令。存储器寻址限制为16位，功能单元包括指令获取、解码、寄存器、执行单元和写回存储器。

一个完整RV16XNANO裸片的显微图像。处理器核心位于裸片中间，测试电路环绕在外围（图自：Nature）

总体而言，RV16X-NANO使用了超过14000个单独的晶体管，碳纳米管产率为100%。也就是说，这14000个晶体管每个都有效，没有一个报废。

RV16X-NANO。a是制备的RV16X-NANO芯片，裸片面积6.912 mm×6.912 mm（图自：Nature）

RV16X-NANO也是一个3D芯片，纳米管层下面的金属触点用于在不同晶体管之间传递信号，而纳米管上方的单独金属触点用于供电。

RV16X-NANO的架构和设计（图自：Nature）

研究人员总结称，这个微处理器的设计和制造采用了晶圆级行业标准，与超大规模集成电路兼容，并且在设计和处理方面与现有的硅集成电路基础设施无缝集成。这项研究为超越硅的电子学指明了一个富有前景的发展方向。《Nature》杂志的论文描述了微处理器的设计时，就包括了 70 多页的详细制造方法。

五层芯片的制造过程。（图自：Nature）

论文链接：https://www.nature.com/articles/s41586-019-1493-8

改进空间

RV16X-NANO芯片里晶体管通道长度约为1.5微米，相当于硅芯片中1985年推的Intel 80386。这款英特尔处理器的运行频率为16MHz，而碳纳米管计算机最大频率仅为1MHz。造成这种差异的原因在于电子元件的电容以及晶体管可以承载的电流量。

硅晶体管每微米宽度可承载大约1毫安的电流（1mA/μm），而碳纳米管晶体管只能承载约6μA/μm的电流。这是在未来版本的计算机中需要改进的地方。

增加电流的第一步是减小晶体管沟道长度。2个碳纳米管的沟道长度可以缩小到5nm。

第二步是将每个通道中纳米管的密度从每微米10个增加到每微米500个。新的沉积技术可将这种网络中的电流密度提升至1.7mA/μm 。

第三步是减小晶体管的宽度，从而减小源极和漏极的宽度，这将使电极更快地充电和放电。

何时商用？

目前 95% 以上的芯片制造都离不开硅晶体管，而来自 MIT 碳纳米管微处理器的成功，给芯片制造带来了一种新的方向。

根据MIT的报道，Shulaker的下一步目标是将芯片推向现实世界。“这是迄今为止由新兴纳米技术制成的最先进的芯片，有望用于高性能和高能效计算，” Shulaker说道，“硅是有限制的。如果我们想在计算领域继续取得进展，碳纳米管是最有希望克服这些限制的方法之一。这篇论文彻底改变了我们用碳纳米管制造芯片的方式。”

他说，现在已经不是一个是和否的问题，而是何时的问题。为了达到这个目的，他们已经通过美国DARPA的一个项目将技术应用到了硅芯片代工厂中，践行研究。

至于碳纳米管取代传统硅晶体管的时间，没有人能够给出一个确切的答案，大多数人认为至少10年以上，但Shulaker表示，可能不到5年。

责编：Luffy Liu

本文综合参考Nature、中国科学报、量子位、科技日报、新智元、InfoQ报道