新世代IC技术大爆发：进展减速却精彩纷呈

未来新一代晶体管可能会有出自英特尔(Intel)、三星(Samsung)与台积电(TSMC)的不同血统──随着半导体工艺持续朝着距离只有几个节点、难以突破的技术壁垒接近，这是半导体技术蓝图正出现分支的征兆之一。

在比利时安特卫普(ANTWERP)举行的Imec年度技术论坛(Imec Technology Forum，ITF)上，该研究机构的研究人员列出了一位观察家形容为“寒武纪生命大爆发”(Cambrian explosion)的硅芯片技术演进选项，涵盖了各种新的晶体管、材料、架构以及封装技术。

Imec首席技术官Luc van den Hove在专题演说中表示：“通用组件可能不复存在…1D平面架构的技术蓝图已经不再足够。未来会如何还不清楚，我们需要更多选项；”从该机构展示的一张发人深省之技术蓝图，工程师会需要利用所有可行的方案来实现技术演进。

根据Imec预测，半导体工艺特征尺寸在接下来几个节点会继续以个位数纳米微缩，但在2纳米节点的40纳米闸极长度与16纳米金属间距之后，恐怕不会再往下缩小。

Imec展示的技术蓝图中，7纳米节点与目前晶圆代工业者的5纳米节点类似。

（来源：Imec）

这可能导致芯片性能无法因应最高端应用需求；而尽管对有效功率的最高端有顾虑，技术进展仍可能发生，特别是那些愿意从FinFET晶体管转向更小巧的纳米片(nanosheet)晶体管的人。那些专注于为移动装置应用缩小芯片占位面积以及功耗的IC厂商，或许会希望能“赖”着FinFET有多久是多久，但那些最渴望芯片性能提升的业者，会是最早转向纳米片架构的。

Imec预期，纳米片架构会在频率上带来8%的提升，但得牺牲面积缩小。而Imec也指出，纳米片结构晶体管会出现一种该机构称之为“叉形片”(forksheet)的中期产物，这种设计仍在定义中，是将n型与p型单元更紧密地靠在一起；而终极的小巧晶体管是互补或垂直FET，藉由堆栈n型与p型单元以降至4轨(tracks)甚至3轨。

在此过程中，工程师或许会尝试将介电值(k)降低至3.3甚至是大幅超越锗(germanium，Ge)晶体管结构。Imec的逻辑工艺微缩项目总监Julien Ryckaert表示：“很多人都有自己的方法。”

纳米片(NS)结构晶体管性能预期在未来的每一个节点都会超越FinFET (FF)。

（来源：Imec）

Imec的另一位项目总监Diederik Verkest则表示，负责标准单元以及更高层级设计的工程师可以忽略晶体管的变化，但如果他们想换代工厂，会面临额外的交叉检查工作；至于拥有自家内存宏与单元库的无晶圆厂IC业者，则“需要特别注意晶体管技术端现况。”

全新的SoC

此外有一些新兴的晶圆、芯片与晶体管堆栈方案将带来额外之吸引力，基本上就是将传统的系统单芯片(SoC)彻底改造。不过这类技术在组件对准以及冷却方面会面临挑战，特别是预期功率耗散达到500W以上的设计。

Imec将这种“砍掉重练”的SoC结构称为序列3D (sequential 3D)，能分别为不同的电源、逻辑与内存电路需求进行设计并优化。其中一个版本将电力传递电路放在削薄至几百纳米厚度的晶圆片背面，以微小的硅穿孔进行连结。

还有一个更大胆的版本是将SRAM高速缓存，放置在乘载晶圆的核心电路上方，再以铜接合(copper-to-copper bonding)。而最后的序列3D是一个三明治结构：SRAM数组在最底部、电源电路在最上方，核心逻辑夹在中间；如此能将SRAM最大化，同时又能降低成本。

埋入式电源轨(Buried power rails，BPR)在晶体管以补偿式FET结构微缩至3至4轨单元时会变得很常见。

（来源：Imec）

这种方法为整合各种组件，例如被动组件，提供了新的机会；尽管Imec一开始打造的5纳米示范设计，并没有包含任何主动结构，对此Ryckaert表示：“这是一个新的游乐场…有一整套可能实现的技术蓝图，所以摩尔定律(Moore’s Law)并没有终结。”

然而在迈向1~2纳米节点的旅程中，工程师会需要换掉铜与钴，大概会改用钌(ruthenium)──这种材料能让工程师将目前用以避免金属扩散至硅氧化层的金属屏障薄化。

除了芯片工艺，研究人员也讨论了一些封装技术，例如Imec正在研发英特尔(Intel)嵌入式多芯片互连桥接技术(EMIB)的“便宜版”，也就是将桥接基板整合至封装中。其他技术选项包括利用数百微米、数十纳米尺寸的互连。

负责3D芯片项目的Imec研究院士Eric Beyne表示：“在某种程度上，这与单一逻辑节点无关…但没有一种封装技术能满足所有需求；”而因为密集的芯片堆栈会产生耗散数百瓦功率的组件，他的团队正在以3D打印的“塑料瓶盖”开发液态冷却方法。

晶圆片、裸晶与晶体管封装选项涵盖很多微米到几纳米的范围。

（来源：Imec）

Beyne表示，其封装技术蓝图仍面临一些设备功能上的差距，而且支持完整签核功能的EDA工具也还没到位；“但我们已经看到不错的进展。”

如同英特尔技术长Mike Mayberry在专题演说中所指出，各种变化代表了传统半导体正在演化而非终结；旧的处理器会与针对特定领域的新一代加速器共存，像是微软(Microsoft)数据中心利用x86处理器与FPGA组合方案，“在你还不确定方向何在时，推动了技术前进。”

他主张：“…摩尔定律仍持续有效，只是以各种功能、架构搭配组合(mix-and-match)的功能演进，以因应数据的泛滥。”

本文英文原文链接：Imec’s semiconductor outlook shows limits and options   编译：Judith Cheng