上新了RFSoC，全球6GHz以下频段5G部署迎来福音

受益于韩国、中国和美国5G或者早期5G(Pre-5G)的部署，以及LTE设备升级等利好消息的影响，赛灵思(Xilinx)公司2019财年第3季度的季度营收较去年同期增长34%，达到8亿美元，公司股票也创下了自上世纪九十年代上市以来的历史新高。而最引人注目的，则是通信部门业绩3季度同比增长41%，占公司全部营收的35%。其中，基于Zynq SoC产品的收入同比增长80%，RFSoC成为增长最快的细分产品线，其营收环比增长了4倍。

突破性射频架构

赛灵思从2012年开始RFSoC项目的开发，2017年10月，正式宣布第一代Zynq UltraScale+ RFSoC系列正式开始发货。该系列是一个将RF信号链集成在单芯片SoC中的突破性架构，致力于实现5G无线、有线 Remote-PHY及其它应用。基于16nm UltraScale+ MPSoC架构的RFSoC在单芯片上集成了RF数据转换器，据称可将系统功耗和封装尺寸减少最高达50%-70%，而且其软判决前向纠错(SD-FEC)内核可满足5G和DOCSIS 3.1标准要求。

从RF前端到数字前端的信号处理集成

按照赛灵思给出的产品目标市场，所有需要使用DAC/ADC的应用都有可能成为RFSoC的目标市场，包括无线应用的机器学习或者光纤领域, 跨越Massive-MIMO远端射频单元、毫米波移动回程、5G基带、固定无线访问、有线Remote-PHY节点、测试测量、卫星通信等高性能RF应用。

RFSoC主要目标市场

第一代Zynq RFSoC将RF数据转换器、SD-FEC内核以及高性能16nm UltraScale+可编程逻辑和ARM多处理系统集成在一起，打造出了一个全面的模数信号链。主要包括8个4GSPS或16个2GSPS 12位ADC、8-16个6.4GSPS 14位DAC、四核Cortex-A53和双核Cortex-R5、16nm UltraScale+可编程逻辑配有集成Nx100G内核、以及多达930,000个逻辑单元和超过4,200个DSP Slice。

在Xilinx公司通信业务主管总监Gilles Garcia看来，5G时代，如果没有系统级的突破，5倍带宽、100倍用户数据速率、1000倍网络容量等在内的5G要求均无法实现。因为对高通道数的系统来说，“与大量分立式转换器建立连接仍然是个不小的I/O挑战。”如果能够通过集成减少组件，不但能大幅降低功耗和封装尺寸，更能够明显简化系统设计。

Xilinx公司通信业务主管总监Gilles Garcia

因此，通过集成分立式RF数据转换器和信号链优化技术，不仅使得Massive-MIMO的远端射频单元、无线回程和固定无线访问可实现高信道密度，而且还能将功耗和封装尺寸减小50%-75%。在5G基带应用中，多个集成SD-FEC内核相对于软核实现方案而言，可将系统吞吐量提升10-20倍，并可满足严格的功耗和散热要求。

为6GHz 以下频段提供全面支持

不过，考虑到第一代RFSoC产品主要覆盖4GHz及以下频段，尚无法满足5GHz/6GHz的部署需求，赛灵思于近日宣布推出第二代/第三代RFSoC产品，从而为6GHz 以下频段提供全面支持。同时，还可支持针对采样率高达5GS/S的14位模数转换器(ADC)和10GS/S的14位数模转换器(DAC)进行直接RF采样，二者的模拟带宽均高达 6GHz。

Xilinx Zynq UltraScale + RFSoC Gen 2(第二代)产品支持中国4.4GHz-4.9GHz频段和日本4GHz-5GHz频段，现已开始提供样片，并计划于2019年6月投入量产。第二代RFSoC在功能方面也进行了强化，可面向16X16提供更高的射频性能。同时，为了帮助用户完成第一代到第二代的过渡，公司
对DAC、ADC进行了加速，以此来达到4GHz-5GHz的条件。

Xilinx Zynq UltraScale + RFSoC Gen 3(第三代)产品能够覆盖从4GHz到6GHz，也就是现有和暂未许可分配的5G频段，以及C频段和毫米波，2019年下半年上市。与基础产品系列相比，第三代产品可在RF数据转换器子系统中对6GHz以下频段直接RF采样提供全面支持、扩展的毫米波接口，TDD使用时功耗降低高达20%。此外，还通过增强时钟分配功能、简化PCB板设计、消除板载时钟器件成本等措施降低BOM和系统成本。而为了简化设计，提高灵活性，第三代产品全面支持多频段、多标准，新添加的插值和抽取运算有助于简化频率规划。

考虑到在6GHz以下频段并不只有5G一种应用。因此，赛灵思针对不同领域推出四种器件，分别是：ZU46DR、ZU47DR、ZU48DR、ZU49DR。其中，47DR、48DR、49DR与第一代产品都能实现引脚上的兼容。

第二代/第三代Zynq UltraScale+ RFSoC产品列表

与采用16纳米制程的前三代产品不同，根据规划，赛灵思第四代RFSoC将会基于ACAP平台第一款产品Versal，引入7纳米工艺，通过在RFSoC中集成AI引擎，进一步提升无线应用的可编程性。

RFSoC产品路线图

JESD204B协议和IF采样面临挑战

传统设计中，射频-数字信号调节与处理通常分派给不同的独立子系统中，JESD204B协议和IF(中频)采样技术也由此应运而生。以JESD204B协议为例，其开发初衷在于解决以高效率且经济省钱的方式互连最新宽带数据转换器与其他系统IC的问题，通过采用可调整高速串行接口，对接口进行标准化，降低数据转换器与其他设备(如FPGA和SoC)之间的数字输入/输出数量，用以取代传统CMOS/LVDS接口。

而直接RF采样，也就是能够直接对抵达的信号进行采样的能力，无需先向下转换到中频 (IF)，能为RF设计人员提供更高的灵活性。直接对信号进行数字化，再用DSP技术进行信号调节，这能提高数字域的性能和可编程性，对先进的16nm FinFET工艺而言尤其有利。此前，直接采样技术的采用推广速度比较慢，主要是由于经济和能效低下使然。

下图是面向毫米波的扩展中频设计。上半部分是传统方式，需要使用采样率320GB/S，功耗8W的JESD204接口，然后经过RF采样离散组件和块转换器；下半部分在采用RFSoC之后消除了JESD204的瓶颈，使用起来更加方便，相应的功耗也没有了。

面向毫米波的扩展中频设计

“尽管直接采样的优势非常明显，但还不能说传统的中频处理系统就过时了，包括之前提到的JESD204B协议也是一样。”Gilles Garcia说如果它们真的会消失，这意味着赛灵思的RFSoC能够达到100%的市场占有率，但显然还不太现实。因此，在一些不需要使用大规模天线的国家或应用中，比如2X2、4X4天线、小基站中，FPGA加上ADC就是足够好的部署。所以赛灵思在产品布局中，也实现了从低端的NTSoC，即FPGA加上外置DAC/ADC采用JESD标准，到集成DAC/ ADC的高端RFSoC，面向8X8 / 16X16天线的全覆盖。