EUV微影和Overlay控制详解

 编按：本文作者来自KLA-Tencor

Overlay是IC制造中的关键参数之，其意义是当层与前层图案(pattern)间对准的精准度(图1)。 各层组件之间的电路链接，例如从晶体管到接触点到导电连接，都取决于各层pattern间的精确对准，且减少overlay误差对于提高产量和可靠性，并且确保组件符合性能规格而言非常重要。

图1 Overlay是指将当层pattern与前层pattern对齐的精准度；Overlay误差是两个pattern特征之间的错位度量。

为了在20纳米(nm)线宽以下的产品生产中使用193i微影设备，IC制造商一直采用多重微影技术，包括间距分割(pitch splitting)和空间层技术(spacer techniques)。Pitch splitting包括double/triple patterning(例如：微影-蚀刻-微影-蚀刻，LELE)，而spacer techniques包括自动对准的double patterning和quadruple patterning(SADP，SAQP)。这些多重微影技术大大增加了overlay的复杂性：除了实现层与层之间pattern对准的准确度之外，精确的层内pattern的对准也很重要(图2)。总体而言，overlay控制越来越复杂，Overlay的容许误差也随着线宽的缩减以及与多重微影相关的光罩数量增加而变得越来越小(图3)。

图2 使用多重曝光时，overlay控制变得更加复杂，验证pattern是否与前层或同层已微影的pattern特征正确对齐非常必要。

随着产品线宽不断缩减，所有主要的半导体制造商都积极参与EUV微影技术(EUVL)的进一步开发，以实现在2019~2020年将该技术投入量产。为了实现更小的组件pattern间距，EUV微影仪所采用的短波长至关重要，EUVL对于降低先进工艺的复杂性也十分必要，因为采用该技术晶圆厂就可以使用单次微影取代目前需要多次微影的一些工艺(图3)，这样既减少了光罩数量，又降低了overlay的复杂性。虽然业界在准备EUVL量产方面继续取得不少进展，但仍有许多需要解决的挑战，其中包括了解微微影技术的转变会对overlay产生何种影响。本文将针对向EUVL转型概述一些相关的可预见的overlay挑战。

图3 显示用于不断缩减的设计线宽(蓝色和紫色条)的微影光罩的估计数量，以及不同工艺技术(橙色线)的overlay允许误差。于20nm以下的工艺时，IC制造商实施了多重pattern化(MP)技术，从而增加了组件生产所需的光罩数目，这使得overlay允许误差更小并增加了overlay控制的复杂性。在7nm和5nm工艺上引入EUVL将在多个工艺层上允许使用单次微影，并取代目前的多重微影技术，这将减少光罩(紫色条)的数量和overlay控制的复杂性，但是，设计线宽持续的缩小仍将持续减低最大的overlay允许误差。(数据源：KLA-Tencor。所显示的数据假定采用先进的SoC BEOL Mx层数，7nm节点的低风险EUV实施，5nm节点更为激进的EUV实施，所有pattern化都采用1D布局。)

Mix-and-Match Overlay

对于当前工艺流程中使用193i微影的的关键层，给定的晶圆的pattern层采用同一个曝光仪中在同一个chuck上进行印制，使用这种微影方式实现的overlay精准度称为dedicated chuck overlay(DCO)。使用专用曝光仪和chuck进行微影可减少不同曝光仪和chuck之间的失真效应，并可以使得DCO overlay误差小于1nm，当EUVL首次投入量产中时可能会先用在Cut-Mask 或是Contact-Metal等工艺站点。

所有其他工艺层将使用193i曝光仪进行pattern化，这种混搭曝光仪的做法让采用指定曝光仪和指定chuck以达到高overlay精准度规格的可能性不复存在。相反，晶圆厂将被迫优化混搭overlay(MMO)，即在给定的晶圆上使用不同的曝光仪印制不同的工艺层的overlay精准度。以高阶DRAM和逻辑电路的overlay规格约为2.5nm为例，晶圆厂需要实施严格的193i至EUV曝光器匹配策略，否则将面临在MMO上就消耗掉60~100%的overlay容许误差的风险。此外，晶圆厂将需要实施密集的in-field overlay测量来监控MMO的性能。

热效应

对于EUV曝光仪中，迷光(stray light)将会是一个挑战。 尤其是在印刷芯片的曝光序列中，红外线(IR)会加热组件，当受热时，硅稍微膨胀，这可能导致轻微的pattern变化并表现为overlay误差。随着EUVL开发工作的不断演进，在晶圆曝光时characterize overlay将非常重要，在曝光的时候，overlay误差和所需的overlay校正会发生变化吗？这些热效应是否会导致需要额外的higher order field term来进行overlay补正？虽然了解热变化对overlay的影响很重要，但了解曝光过程中曝光仪的热变化，透镜受热影响等其他基本要素也很重要——它们是否具有重复性且可以加以控制？

对焦变化

EUVL可能会产生与对焦控制相关的overlay问题。EUVL拥有比193i更大的focus window，很可能导致更大的跨wafer和跨field的focus变化，这可能会产生非线性overlay误差，需要针对每次曝光进行更高阶的特定补正，EUVL光罩也会失去telecentricity，这可能会导致芯片上不同特征的最佳focus稍有不同。此外，EUVL光罩的背面颗粒缺陷可能会引起局部对焦误差，这将需要在生产过程中对光罩背面进行监测，这些局部的对焦误差和变化可能导致overlay问题。

Overlay测量主要在位于芯片划片区域的target上执行，因此，EUVL光罩的背面缺陷与telecentricity的耦合会导致target和组件pattern的最佳焦点不同，这将推动overlay target设计的创新需求，以便设计能正确地反映组件性能。最后，EUV曝光仪还有其他几个特点可能会导致对焦变化并导致overlay误差，包括由于曝光过程中发热和热效应所导致的光罩形变。

Overlay对准方案

EUVL的好处之一是它减少了工艺的复杂程度，需要使用193i曝光仪多重曝光技术的pattern间距可以在EUV曝光仪中采用单次曝光来制造，这成就了更简单的pattern对准方案，更少的overlay步骤和放宽overlay精准度要求。但是，可以预计EUVL的overlay挑战并不会变得更轻松，相反，新的挑战将会出现：虽然overlay步骤减少，但这种优势将被更多的sampling要求所抵消，这是由于热效应和对焦变化等变化源导致的intra-field effects所致。

随机指标

随机噪声引起的line edge roughness(LER)是EUVL的首要问题之一，高LER影响所有量测的准确性，包括overlay误差测量。虽然LER影响所有overlay测量技术，但对于以SEM为基础的overlay测量，高LER可能需要测量multiple edges以获得有效的统计，这将增加所需overlay target的大小。

Overlay测量技术

有两种主要测量技术用于overlay测量：imaging和scatterometry测量。一般来说，scatterometry测量为overlay误差的测量提供了更高的精准度，而且imaging测量则不易受到工艺变化的影响。在包括EUVL在内，任何转型技术的早期发展阶段会随着工艺表征和工艺流程的优化，发生很多变化，因此，在开发过程中，imaging-based的overlay测量被广泛使用。随着EUVL从开发转向量产，并且工艺逐渐稳定下来，overlay测量可能会转移到scatterometry测量，从而获益于更高精准度的量产overlay控制。

另一个需要考虑的因素是目前的overlay测量技术对于EUV光阻剂进行测量的有效性，与193i光阻剂相比，EUV采用不同材料的光阻剂并且更薄的堆栈。最新一代的imaging和scatterometry测量的overlay测量系统具有强大的测量灵活性，并结合了一系列波长、极化和其他创新技术，可以测量各种工艺层和微影堆栈。使用imaging和scatterometry测量的overlay测量系统的EUV层，在早期表征已经显现出优良的性能，对于薄EUV光阻的overlay没有量测问题。

总述

EUV微影技术的转移降低了与193i多重pattern化技术相关的一些overlay复杂性，同时也带来新的复杂因素：需要mix-and-match overlay、stray light的热效应、光罩telecentricity所产生的对焦变化、LER引起的问题，以及对薄光阻的测量需求。

关注最前沿的电子设计资讯，请关注“电子工程专辑微信公众号”