开源RISC-V架构正在改变IoT处理器的游戏规则

什么是RISC-V？

RISC-V是一个开放的指令集架构（ISA），最初由加州大学伯克利分校的计算机科学系开发。它基于流行的精简指令集（RISC），和ARM、MIPS和其它常见的商业处理器架构一样。

RISC-V自2010年开始，现在已经成长为一个巨大的全球合作项目，横跨多个大学和工业领域。它的一致性是由非营利的RISC-V基金会(https://riscv.org/)保证的，既指导底层指令集架构（ISA）规范，又扮演市场引擎的角色来推广RISC-V。

需要澄清的是RISC-V的指令集架构，正如它的名字，是一个指令集的架构规范，而不是一个具体的处理器设计。从开源指令集架构开始，很多的学术和行业团队创造了多个不同设计的处理器，但本质上讲都是同一种语言。快速浏览RISC-V基金会的网站，上面展示了大量的处理器实现，从完整的开源处理器设计，比如 Rocket、Orca和PULPino，到生产商业处理器核的公司，如SiFive、Codasip、Andes和Cortus。

这些处理器的实现范围十分广泛，从简单物联网处理器到运行Linux的应用处理器，都是基于一套共同的指令集，从而反映出相较于一个封闭的商业ISA来说，RISC-V的关键优势，即差异化和自由选择权，可以更换处理器供应商而不遭受产品重构的痛苦。

免费的所以一定存在风险，不对？

在这一点上，谨慎的做法是考察实际情况，查看新产品设计中影响处理器选择的因素。如同大多数设计决策一样，涉及到很多技术和商业因素，一些是基于硬性指标，一些则基于难以量化的方面。

技术指标是不言而喻的：包括处理器具备足够的马力，支持后续产品的可扩展性，是否匹配包络功率，是否满足所需的安全级别，有没有友好熟悉的软件开发/调试环境，用户能否继承之前的代码库。商业上要考虑成本，比如面积（包括门数和内存大小）、版税和整个授权许可费用。它还要考虑其它商务方面的因素，包括供应商锁定、保证与赔偿、商业报告义务、进行修改的合法权利等等。

考虑所有这些因素，大多数设计往往采取一种“安全”选项，通常使用一个专有的商业处理器，并且经常绑定在以前使用的系列上。然而站在战略层面，很多公司对选择限制日益增强但强大的商业处理器IP供应商感到不安。人们渴望更多的商业自由，打破封闭指令集的锁定，这不光是在授权许可和版权使用费方面有意义，也有利于差异化。

这种需求使得RISC-V扬帆起航。RISC-V开源的指令集架构为芯片公司提供了现实的选择，超越普通的商业选项，避免承担过度的战略风险，就如同linux、FreeRTOS和许多其它开源RTOS在今天无可争辩的替代了商业操作系统。特别在那些消费物联网设备上使用的小型嵌入式处理器上，这种选择非常现实。许多知名的一流公司，包括西部数据和英伟达，已经公开宣布了自己的意图，甚至已经进行了大规模的生产。更多的公司正在评估RISC-V，其中一些秘密开始了先进的设计。

CEVA在RISC-V上的经验

和这些公司一样，CEVA已经被RISC-V的潜力所吸引，特别是我们RivieraWaves的 Wi-Fi和蓝牙IP产品。这些通信技术需要一个小型处理器执行协议栈，我们的目标是创建一个预先集成的参考平台，支持我们的客户自由选择处理器。由于IP的架构设计满足超低功耗的操作，即使是高级的无线网络配置，对于处理器马力的需求也很温和。简要来说，我们需要逻辑门数少、能效比高、处理器成熟，加上一个熟悉的商用软件开发环境，可以生成面积节约的紧凑代码。处理器设计必须容易部署(全速运行)在FPGA和ASIC / ASSP上，它必须有一个法律框架与我们的授权IP业务兼容。

CEVA运行RISC-V的Wi-Fi平台

我们选择的RISC-V处理器内核在20K门这个量级，可以达到2.44 Coremark / MHz这个不错的成绩，和硬件需求完全吻合。我们内部的性能和代码密集度测试结果显示，已经达到了比肩一流处理器的水平。同样重要的是根据我们的经验，将一个完整的系统移植到RISC-V所需的工作量非常少。以更复杂的Wifi平台为例，用嵌入式RISC-V处理器取代商业处理器，我们只花了一个星期就完成了集成、仿真和创建一个新的FPGA二进制文件，实现RivieraWaves完整的Wi-Fi 演示平台，。此外，现有的协议软件已经在多个不同的商业处理器上进行了开发和部署，移植到RISC-V平台上只花了两周时间，包括移植、测试和系统级验证。这没有什么奇怪的，多亏了熟悉的GNU GCC / GDB调试器和LLVM编译器/环境。

总的来说，这个项目是一个伟大的成功，RISC-V真正兑现了承诺。CEVA现在是RISC-V基金会的新成员，很高兴能够提供RISC-V基础平台作为搭载我们的Wi-Fi 和蓝牙IP核的一个选项。