广告

ADM3066E支持完全热插拔,可实现无毛刺的PLC模块插入

2017-12-21 10:07:53 Richard Anslow 阅读:
通常采用RS-485接口的工业自动化可编程逻辑控制器(PLC)通信端口可能因为模块热插入PLC机架而遭受静电放电(ESD)冲击和通信错误。这些危险条件可能会妨害数据通信,或是对RS-485接口造成永久性损伤。
广告

简介

通常采用RS-485接口的工业自动化可编程逻辑控制器(PLC)通信端口可能因为模块热插入PLC机架而遭受静电放电(ESD)冲击和通信错误。这些危险条件可能会妨害数据通信,或是对RS-485接口造成永久性损伤。

RS-485规定为多点标准,意味着可在同一总线上最多连接32个收发器,并且其中的任一收发器均可将信号驱动到RS-485总线上。部分收发器,比如ADM3066E,可支持多达128个总线节点。多点系统支持完全热插拔非常重要,因为这有助于确保在任何时候仅有一个RS-485驱动器处于有效状态。如果RS-485总线上有多个驱动器处于有效状态,则会存在总线争用情况,这可能导致数据错误。

ADM3066E完全热插拔功能旨在解决因意外使能RS-485收发器而导致的总线竞争问题。RS-485收发器可能由于电源或接地端与RS-485驱动器和接收器使能输入发生电容耦合而意外使能。RS-485收发器也可能由于相邻微控制器的漏电流导致驱动器和接收器使能输入中产生漂移而使能。

PLC模块通信用裸露RS-485连接器和线缆上的ESD是一种常见现象。可编程控制器的系统级IEC 61131-2标准要求最低±6 kV(接触)和±8 kV(空气)的IEC 61000-4-2 ESD保护。 ADM3066E超过了这一要求,提供±12 kV(接触)和±12 kV(空气)的IEC 61000-4-2 ESD保护。

ADI17122101
图1.将具有RS-485通信端口的模块2添加到通电的工业PLC总线

完全热插拔支持 无毛刺上电和掉电

将一个模块或一片印刷电路板插入带电(或热)背板时,对数据总线的差分干扰可能导致数据错误。在此期间,处理器逻辑输出驱动器为高阻抗,无法将RS-485收发器的DE和RE输入驱动到规定的逻辑电平。

如图2所示,处理器逻辑驱动器高阻抗状态的漏电流最高可达±100 μA,可能导致标准互补金属氧化物半导体(CMOS)使能收发器的DE输入和RE输入,使其漂移到错误的逻辑电平。此外,如图3所示,电路板寄生电容可能导致VCC引脚或GND引脚耦合到使能输入。若无热插拔能力,这些因素可能会不当地使能收发器的驱动器或接收器。为防止不当使能驱动器或接收器,ADM3066E集成了热插拔电路。这一热插拔电路可确保VCC上升时,内部下拉电路将DE引脚保持在低电平以及将RE引脚保持在高电平。在此配置中,驱动器和接收器被禁用的时间都很短。初始上电序列结束后,下拉电路变得透明,复位支持热插拔的输入。

ADI17122102
图2.三态漏电流可将逻辑引脚驱动到错误的电平

ADI17122103
图3.寄生电容可将逻辑引脚驱动到错误的电平

全面的热插拔支持

表1列出了用于测试ADM3066E热插拔功能的输入和输出引脚状态组合。将ADM3066E电路板插入带电(或热)背板时,表1中列出的任一测试条件均可行。由于ADM3066E具有一个低压逻辑电源VIO和一个VCC电源引脚,可能会出现不同的电源时序和条件。

ADM3066E的A输出端和B输出端在上电期间仍处于高阻抗状态,随后默认处于表1中所述的状态。例如,在DE引脚和DI引脚都被拉至高电平的情况下,如果VIO和VCC同时上电且RE引脚被拉至低电平,则在A引脚确定处于预期默认的高电平且B引脚确定处于预期的默认低电平之前,A输出端和B输出端将仍然处于高阻抗状态。

表1.输入和输出引脚状态组合

ADI17122104

强劲的IEC61000-4-2 ESD保护 ADM3066E系统级解决方案

PLC模块通信用裸露RS-485连接器和线缆上的ESD是一种常见现象。可编程控制器的系统级IEC 61131-2标准要求最低±6 kV(接触)和±8 kV(空气)的IEC 61000-4-2 ESD保护。 ADM3066E超过了这一要求,提供±12 kV(接触)和±12 kV(空气)的IEC 61000-4-2 ESD保护。

图4所示为IEC 61000-4-2标准中的8 kV接触放电电流波形与人体模型(HBM) ESD 8 kV波形的对比。从图4中可以看出,两个标准规定的波形形状和峰值电流差异很大。与IEC 61000-4-2 8 kV脉冲关联的峰值电流为30 A,相应的HBM ESD峰值电流比该数值的五分之一还小,为5.33A。另一差异为初始电压尖峰的上升时间,对于IEC 61000-4-2 ESD,上升时间为1 ns,相较于与HBM ESD波形关联的10 ns时间要快得多。与IEC ESD波形关联的功率值显著大于IEC 61000-4-2 ESD波形的相应值。HBM ESD标准要求待测设备经受3次正放电和3次负放电,而IEC 61000-4-2 ESD标准则要求10次正放电和10次负放电测试。

与规定了多个HBM ESD保护级别的其他RS-485收发器相比,具有IEC 61000-4-2 ESD额定值的ADM3066E适合在恶劣环境中工作。

ADI17122105
图4.IEC 61000-4-2 ESD波形(+8 kV)与HBM ESD波形(+8 kV)的对比

本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
  • 做小型FPGA的思路:莱迪思Nexus 2是个范本 莱迪思在最近的开发者大会上发布了最新的Nexus 2平台和对应的小型FPGA产品。这次我们有机会看看相比竞品,Nexus 2是怎么做到低功耗和高性能的...
  • 莱迪思或将收购Altera,国产FPGA行业迎来新变数 莱迪思(Lattice)正在考虑对英特尔旗下的FPGA业务Altera发起收购要约,对于国产FPGA行业而言,这一消息无疑带来了新的挑战和机遇。尽管在技术实力、产品性能及市场份额等方面与国际巨头尚有一定差距,但近年来国产FPGA的发展势头不容小觑……
  • 硬件配置再创新高,AMD第二代Versal Premium为系统加速计算再立标杆 继今年4月AMD宣布推出第二代Versal AI Edge系列和Versal Prime系列之后,日前,该公司又宣布推出第二代Versal Premium系列,使得第二代Versal系列的版图更趋完整。
  • 时延2.34纳秒!AMD为金融高频交易再推“超级引擎” 在金融行业的高频交易中,每一纳秒都至关重要,会导致从盈利几百万美元到巨额亏损之间的差别。正是在这样的背景下,AMD推出了其最新的金融科技加速卡——Alveo™ UL3422。这款加速卡不仅满足了金融机构对高性能和低时延的迫切需求,还以其独特的优势引领着金融交易的新时代。
  • 在波动市场中寻求增长,莱迪思聚焦AI与安全市场的新机遇 中国市场对于Lattice而言不仅是至关重要的战略市场,更是其全球业务不可或缺的一部分。他提到,Lattice在中国的业务历史已超过30年,作为首批进入中国市场的半导体企业之一,Lattice已经建立了专门的本地团队,这些团队不仅深入理解并服务中国市场,还致力于为中国客户量身打造解决方案。
  • TI发布一款几分钟就可完成设计仿真和配置的PLD TI最近刚刚发布了新款PLD(可编程逻辑)产品系列,据说不需要编程知识,就能在十分钟内完成设计、仿真和配置...
  • “一碰交互,共触未来”ITMA峰会盛大 目前,智能终端NFC功能的使用频率越来越高,面对新场景新需求,ITMA多家成员单位一起联合推动iTAP(智能无感接近式协议)标准化项目,预计25年上半年发布1.0标准,通过功能测试、兼容性测试,确保新技术产业应用。
  • 中科院微电子所在忆阻神经-模糊硬 中科院微电子所集成电路制造技术重点实验室刘明院士团队提出了一种基于记忆交叉阵列的符号知识表示解决方案,首次实验演示并验证了忆阻神经-模糊硬件系统在无监督、有监督和迁移学习任务中的应用……
  • 直角照明轻触开关为复杂电子应用提 C&K Switches EITS系列直角照明轻触开关提供表面贴装 PIP 端子和标准通孔配置,为电信、数据中心和专业音频/视频设备等广泛应用提供创新的多功能解决方案。
  • 投身国产浪潮向上而行,英韧科技再获 投身国产浪潮向上而行,英韧科技再获“中国芯”认可
广告
热门推荐
广告
广告
广告
EE直播间
在线研讨会
广告
广告
广告
向右滑动:上一篇 向左滑动:下一篇 我知道了