根据美国国防部先进研究计划署(DARPA)微系统技术办公室(MTO)总监Bill Chappell表示，高登·摩尔(Gordon Moore)赖以成名的摩尔定律(Moore's law)几十年来一直引导着产业的发展，也为DARPA日前发布的“电子产业振兴计划”(ERI)计划附加条例提供许多想法。
DARPA日前发布三个跨部门公告(BAA)，其中描述六项新计划，以解决Moore在50年前即预测到将在当前半导体发展蓝图最后阶段出现的问题。这些计划将每年为ERI追加7,500万美元，而使此为期四年的计划的年度预算提高到2.16亿美元。
DARPA将这项新计划命名为‘Page 3 Investments’而向Moore致意——Moore在1965年4月的《电子学》(Electronics)期刊上发表“在集成电路中塞进更多组件”(Cramming More Components on Integrated Circuits)一文，其中第3页描述了这些研究挑战，DARPA并将其摘录于该新计划中。
图1：DARPA的6项新计划以Gordon Moore在50年前预测的研究要求为基础，并以此强化其电子产业振兴计划的三大支柱——材料、架构和设计
热问题
是否能将单颗芯片中成千上万个组件产生的热量耗散掉？
如果我们能将标准高速数字计算机的体积缩小到组件本身所占的空间，就可以期待以当前的功耗发热发光。但芯片并非如此。因为整合的电子结构是二维(2D)的，靠近每个发热的中心都有可用于冷却的表面。此外，电能主要用来驱动与系统相关的各种线路和电容。只要功能被限制在晶圆上的一小块区域，必须驱动的电容量就明显受到限制。实际上，就每单位面积功耗相同来看，在整合结构上微缩尺寸，使其能够以更高速度执行该结构。
“审判之日”？
显然地，我们将能够打造这样的高整合设备。接下来要问的是：在什么情况下应该这么做。实现特定系统功能的总成本必须尽可能降至最低。为此，我们可以将工程分摊至几个相同的项目，或为包含大型功能的工程制定灵活技术，以免使一连串特定功能承担不成比例的费用。也许新发明的设计自动化骤可以从逻辑图直接转化成技术实现，而无需任何特殊工程处理。以单独封装和互连的较小功能来建构大型系统可能经证明更加经济。有大型功能可用，结合功能设计与建构，应该能使大型系统制造商快速且经济地设计和建构各式各样的设备。
线性电路
整合并不像数字系统那样彻底改变线性系统。然而，线性电路仍将实现相当程度的整合。在线性领域，IC中缺乏大数值电容器和电感器是其最大的限制。
就电容和电感的本质来说，这些组件需要以定量的能量储存。要实现高Q值，容量必须要大。大容量和集成电路的背道而驰从组件本身就显而易见。可以预期，某些共振现象(例如压晶体管中的共振现象)会有一些调谐功能应用，但在相当一段时间内，电感器和电容器将始终无法整合。
未来的整合型射频(RF)放大器很可能包括整合增益级(能以最低成本提供高性能)，并散布着相对较大的调谐组件。
其它线性功能将发生很大的改变。整合结构中类似组件的搭配与追踪，将能够实现性能显著的差分放大器设计。使用热回馈效应让整合结构稳定于某个温度上，将能够建构晶体稳定佳的振荡器。
即使是在微波领域，包括在整合电子学定义中的结构也会变得越来越重要。与所涉及的波长相比，能够制造和组装较小组件，至少也能在较低频率下使用集中参数设计。现在很难预测IC将能深入微波领域到多大的程度。例如，使用多个整合微波电源实现的相控数组天线，就能使雷达发生彻底变革。
根据Chappell表示，透过延续摩尔定律，ERI计划将“站在Moore的肩膀上”，确保延续曾经取得的“最大商业利益和最强防御能力”。
Chappell认为，DARPA的ERI计划可以无限期地延续摩尔定律，该计划致力于解决材料和整合、电路设计、系统架构以及加强基础研究的基础。
图2：DARPA的‘Page 3’计划投资——摘录自Gordon Moore于1965年发表关于电子产业未来的论文
DARPA新的三维单体系统单芯片(3DSoC)计划旨在透过以省电、高堆栈的3D立方体封装处理器、逻辑、内存和输入/输出组件，在更低功耗的条件下将指令周期提高50倍。第二项计划是“新型计算机基础要求”(FRANC)，由与3DSoC计划相同的BAA资助，将颠覆约翰·冯·诺伊曼(John von Neumann)的分离式数据和内存功能。据DARPA表示，结合数据和内存功能可望克服将数据从内存传送到处理器以及反向传送的内存颈。这些努力将需要开发新型材料(如忆阻器)、组件(如人造神经元和突触)以及算法(包括对人脑建模的算法)。
该计划在于重新定义电路和系统专业化的双向努力。电子资产智能设计(IDEA)计划将着眼于自动化设计，以便即使非工程技术人员也可以描述要执行的功能，而机器人设计自动化系统一个晚上就能完成设计工作。Posh开放来源硬件(POSH)计划将支持互补的开放来源验证架构，以便在必要时检查和重新设计由IDEA生产的印刷电路板(PCB)，或甚至是最复杂的SoC。
第三项BAA同样包含两项计划。软件定义硬件(SDH)将作为可重配置硬件/软件的“决策助理”，使用ASIC为人工智能(AI)应用执行数据密集算法，以因应现代战争以及大数据应用所涉及的数千个智能、监控和侦察传感器。互补的特定域系统芯片(DDSoC)计划旨在开发多种应用硬件/软件系统，让用户可对其进行混搭，以解决包括行动通讯、卫星通讯、个人局域网络(PAN)和所有类型雷达的软件定义无线电(SDR)等问题。Chappell表示，SDR应用将在2025至2030年间用于电子战(E-War)。
本文授权编译自EE Times，版权所有，谢绝转载
关注最前沿的电子设计资讯，请关注“电子工程专辑微信公众号”。
