3D NAND微缩接近极限了吗？

在今年的闪存高峰会(Flash Memory Summit)上，三星(Samsung)宣布开发1Tb 3D NAND，并将用于明年推出的商用产品中。不过，我想知道4Tb 3D NAND何时将会出现在市场上。

根据来自三星与东芝(Toshiba)的信息，64层TLC 512Gb 3D NAND芯片尺寸约为130mm2。而假设以串行堆栈64层的条件下，我认为，为了建置4Tb NAND芯片：

• 需要8串64层串行堆栈，才能实现容量达4Gb的芯片(512Gb×8=4G)；

• 总层数在130mm2的芯片尺寸上达到512层；

• 处理1个芯片大约需要1年的时间，内存逻辑则需要5周的处理时间；再将建置一个64层内存单元需的5-6周时间乘以8倍(8串64层的堆栈)。因此，处理一个512层的芯片将会需要45-53周的时间。

如果这种简单的估算方法正确的话，那么实际上就不可能实现4Tb NAND芯片了。如果考虑采用四位单元(QLC)以取代三位单元(TLC)，那么充其量最多也只能改善25%。因此，QLC 4Tb 3D NAND需要410层，以及大约9个月的晶圆处理时间。

那么16Tb 3D NAND呢？它应该会需要2,048层，以及大约4年的晶圆处理时间。

过去几十年来，NAND在摩尔定律(Moore’s Law)的原则下实现了显著的成长。当摩尔定律逐渐迈向尾声，而平面NAND开始过渡至3D NAND时，许多人预期3D NAND将以垂直方向持续扩展其内存微缩。然而，3D NAND在64层时才能实现与平面NAND相当的价格。因此，3D NAND将开始与平面NAND展开价格竞争。而现在我认为期待4Tb NAND几乎是不可能的。

3D NAND的微缩极限似乎也变得显而易见了。那么，3D NAND将会很快地达到其生命周期的终点吗？我想可能不远了。

编译：Susan Hong

本文授权编译自EE Times，版权所有，谢绝转载

关注最前沿的电子设计资讯，请关注“电子工程专辑微信公众号”。