为加速5G企业大规模MIMO 5G 无线电和毫米波无线回程的部署, 今年2月，赛灵思(Xilinx)宣布推出首款采用RF级模拟技术的All Programmable RFSoC, 实现技术上颠覆性的突破。8个月后，Xilinx公司通信业务主管总监Gilles Garcia在北京宣布，其Zynq UltraScale+ RFSoC系列正式开始发货，支持该器件的Vivado设计套件早期试用计划也已启动。
该系列是一个将RF信号链集成在单芯片SoC中的突破性架构，致力于实现5G无线、有线 Remote-PHY及其它应用。基于16nm UltraScale+ MPSoC架构的RFSoC在单芯片上集成了RF数据转换器，据称可将系统功耗和封装尺寸减少最高达50%-70%，而且其软判决前向纠错(SD-FEC)内核可满足5G和DOCSIS 3.1标准要求
“与今年2月的预发布不同，那时推出的只是测试芯片，用来帮助客户做一些DAC/ADC的预集成工作。现在上市的是集成后的芯片，还同时增加了SD-FEC功能，以及对有线接入标准DOCSIS3.1、卫星通信等应用的支持。”Gilles Garcia认为未来RFSoC的应用会非常广泛，不仅仅是当前所有需要使用DAC/ADC的应用都可能成为RFSoC的目标市场，诸如无线应用的机器学习或者光纤领域, 跨越Massive-MIMO远端射频单元、毫米波移动回程、5G基带、固定无线访问、有线Remote-PHY节点、测试测量、卫星通信等高性能RF应用。因此，此次供应给客户的不是一款RFSoC 产品，而是一个完整的产品系列。
JESD204B协议和IF采样面临淘汰
Zynq RFSoC将RF数据转换器、SD-FEC内核以及高性能16nm UltraScale+可编程逻辑和ARM多处理系统集成在一起打造出了一个全面的模数信号链。主要包括：8个4GSPS或16个2GSPS 12位ADC、8-16个6.4GSPS 14位DAC、四核Cortex-A53和双核Cortex-R5、16nm UltraScale+可编程逻辑配有集成Nx100G内核、以及多达930,000个逻辑单元和超过4,200个DSP Slice。
从RF前端到数字前端的信号处理集成
传统设计中，射频-数字信号调节与处理通常分派给不同的独立子系统中，JESD204B协议和IF(中频)采样技术也由此应运而生。以JESD204B协议为例，其开发初衷在于解决以高效率且经济省钱的方式互连最新宽带数据转换器与其他系统IC的问题，通过采用可调整高速串行接口，对接口进行标准化，降低数据转换器与其他设备(如FPGA和SoC)之间的数字输入/输出数量，用以取代传统CMOS/LVDS接口。
但在Gilles Garcia看来，5G时代，如果没有系统级的突破，5倍带宽、100倍用户数据速率、1000倍网络容量等在内的5G要求均无法实现。因为对高通道数的系统来说，“与大量分立式转换器建立连接仍然是个不小的I/O挑战。”如果能够通过集成减少组件，不但能大幅降低功耗和封装尺寸，更能够明显简化系统设计。
因此，通过集成分立式RF数据转换器和信号链优化技术，不仅使得Massive-MIMO 的远端射频单元、无线回程和固定无线访问可实现高信道密度，而且还能将功耗和封装尺寸减小50%-75%。在5G基带应用中，多个集成SD-FEC 内核相对于软核实现方案而言，可将系统吞吐量提升10-20倍，并可满足严格的功耗和散热要求。
信号链路的集成与优化
而直接RF采样，也就是能够直接对抵达的信号进行采样的能力，无需先向下转换到中频 (IF)，能为RF设计人员提供更高的灵活性。直接对信号进行数字化，再用DSP技术进行信号调节，这能提高数字域的性能和可编程性，对先进的16nm FinFET工艺而言尤其有利。此前，直接采样技术的采用推广速度比较慢，主要是由于经济和能效低下使然。
“不过，现在直接采样还没有得到非常广泛的应用，还不能说传统的中频处理系统就过时了，包括之前提到的JESD204B协议也是一样。我们要做的事情，就是努力做好集成，简化系统设计，降低功耗和成本，更好的为5G系统服务。”Gilles Garcia说。
实现从前传到回程的完整5G架构
在2月份的宣布当中，赛灵思着重介绍了RFSoC在远程无线电头端以及无线回程方面的应用。此番，赛灵思又向前迈进了一步，将其完全拓展到基带业务上，从而实现了从前传到回程的完整5G架构。
从前传到回程的完整5G架构
基带单元是负责无线接入网(RAN)中计算强度最大的工作负载之一。为进一步提高成本效率，确保能够集中管理不同的无线电站点，4G/LTE网络中的基带单元通常在中央局池化，同时无线电与天线阵列共址。在基带卡中，FPGA、DSP、ASIC和GPU共同承担工作负载。不过，随着电信级带宽提升，载波汇聚，以及波束形成需要矩阵计算功能，5G基带所需的硬件并行功能已经超出了目前4G/LTE的水平。
在赛灵思提供的背景资料介绍中，对可部署基带卡的海量吞吐量来说，制造商可将计算强度最大的任务(L1 PHY加速和卸载)交给Zynq UltraScale+ RFSoC完成，这种工作负载此前由DSP或ASIC完成。考虑到带宽要求、大量天线路径、灵活的数字学要求(波形参数化)和频谱效率LDPC吞吐量要求，5G中的L1加速计算强度比4G-LTE更高。
此外，不光是要提供吞吐量，SD-FEC的灵活性可支持5G最新3GPP版中指定的LDPC编码方案，能用用户自定义编码帮助厂商实现差异化。Tubo解码在5G逐渐部署情况下能提供4G LTE-Advanced和4G LTE-Advanced Pro支持。简而言之，就无线而言，SD-FEC结合软核的灵活性和ASIC的高性能。制造商能随着3GPP标准不断发展演进，并用RFSoC解决方案探索专有LDPC编码实现差异化。
为多样化5G需求提供丰富的器件组合
推动有线运营商实现分布式接入架构
在DOCSIS3.1情形下，有线运营商希望实现10倍的吞吐量，这个需求远远超过了当前集中式处理系统的容量。为了实现这样的目标，相关组织提出了分布式接入架构(DAA)，即把DOCSIS 3.x PHY功能从集中头端设备转移到靠近消费者的Remote-PHY节点。通过用无所不在的以太网传输取代低效的模拟光传输，从而实现网络的容量、规模和性能的大幅提升。
Gilles Garcia解释说，R-PHY是多样化配置的复杂系统，由于在DAA架构中，前端设备支持的节点较多，因此需要高功率效率。而通过RF集成和支持LDPC FEC的信号链，RFSoC能确保灵活的R-PHY部署，从而可满足DOCSIS3.1 更高的频谱效率要求。赛灵思提供的数据显示，与传统FPGA/ASSP实现方案相比，采用Zynq UltraScale+ RFSoC的Remote-PHY设备(RPD)可将功耗和占位面积锐减30%至50%。这一降幅的实现途径是整合数据转换器，并提供各种服务可扩展灵活开通以及所支持用户的数量。
此外，硬化SD-FEC还可进一步提高功率效率。其LDPC支持是DOCSIS 3.1的重要要求，对整个同轴电缆上的频谱效率要求至关重要。相比之下，软LDPC核不仅将需要多设备实现方案，而且还将浪费能够用来实现差异化的可编程逻辑。
本文为《电子工程专辑》原创，版权所有，转载请注明出处并附链接
关注最前沿的电子设计资讯，请关注“电子工程专辑微信公众号”。
