Gen-Z联盟(Gen-Z Consortium)在日前举行的2017年闪存高峰会(Flash Memory Summit)展示其无需特定内存的互连原型，并计划自2019年起用于新一代的持久型内存；预计它可能率先用于现正开发中的高性能DRAM模块。
来自Hewlett-Packard Enterprise (HPE)、Western Digital (WD)、Lam Research以及其他公司的主管指出，新的内存类型将颠覆现有的内存和处理器设计，而Gen-Z联盟将会是这一过程中的重要推手。
长久以来，新型的相变、电阻和磁阻式内存一直着眼于成为闪存与DRAM的替代或补充技术。截至目前为止，这些新型的内存也已经琢磨出一些较小的利基市场了。
Lam Research首席技术官Rick Gottscho表示，“有些新的内存看起来就像DRAM一样快，并持续改善而使其变得更快。”他预期当今的平面DRAM设计最终将达到微缩限制。
Gottscho等人更强调，新型内存的神圣使命在于成为新一代处理器的核心。他以未来的机器学习芯片概念为例表示，“神经网络的权重无法像数字定量一样储存，而是作为模拟电阻值储存⋯⋯突触到突触，如此就不至于存在芯片外，而能实现极其快速的数据传输⋯⋯让内存芯片成为计算机！”
WD描述了一个类似的概念，显示持久型内存周围将围绕着采用开放指令集的大量低闸数处理器。该公司宣布将在2020年以前推出可变电阻式内存(ReRAM)，并支持Gen-Z互连以及RISC-VISA。
图1：WD描述以内存为中心的运算架构 （来源：Western Digital）
WD首席技术官Martin Fink在发表专题演说时表示：“处理器专有接口的概念并没什么意义。”他强调，所有的新型内存都将发挥作用。
HPE 3Par储存部门首席软件架构师Siamak Nazari认为：“转型至新型内存将追随硬盘转型至闪存的相同路径，首先发生在快取层。例如我们的首款新型内存产品看来似乎相当传统，但它添加了新的快取层，最终还必须融合储存与运算，才能取得最大优势。”
新型DIMM缩减接脚数 提升速度与容量
率先导入Gen-Z互连技术的首款内存在去年10月发表，它可能会是搭载新型DIMM的DRAM。
包括HPE以及至少另外两家公司都使用Gen-Z来定义模块——封装更高容量、以更高数据速率执行，而且使用较当今DIMM更少80%的接脚。新的模块将有助于弥合与2.5D堆栈芯片(支持更高数据率，但成本更高且容量较低)之间的差距。
多处理器可直接存取新的模块。这种途径不仅减少数据复制的延迟，并简化处理器故障的恢复程序。
Gen-Z将实现支持非对称读写操作的DIMM，以及当今DIMM所使用的对称型式。随着DRAM微缩电容器至其实体极限，有些人关注于其可能开始表现出新特性，而使非对称连接具有价值。
Gen-Z的任务是在嵌入式PCI Express或以太网络模块中，使用串行解串器(SerDes)连接处理器和内存。根据所使用的PCIe或以太网络世代，分别提供了一系列的数据速率选择。
许多工程师都在呼吁使用112G接口，为内存模块打造每秒400GBytes的传输速率，但这预计要到2020年以后才能实现。当今的28G NRZ和56G PAM-4接口更可能成为首款商业产品，时间点大约是在2019年左右。
Gen-Z瞄准应用于广泛的处理器和内存 （来源：Gen-Z）
基于以太网络的途径使用802.3电子层的优化版本，为不同的数据速率和距离提供各种实体接口支持，包括为封装于机架内独立外壳的模块提供40dB超长距离的支持。此外，该途径还可支持突发模式传输，进一步实现节能。
其他工程师还看好在使用PCIe Gen3的处理器中导入8GT/s SerDes的可能性。此外，该发展方向也有助于未来的芯片发展至支持16GT/s和32GT/s传输速率的PCIe Gen4和Gen5版本。
IBM则为其即将推出的Power9处理器打造基于OpenCAPI接口的设计。Gen-Z支持网状网络、交换机与透明路由器拓扑，以及OpenCAPI所欠缺的内存、储存语义与硬件强制安全功能。然而，Gen-Z规格至少要到今年年底后才会完善，因此，IBM在这方面存在领先一年上市的优势。
英特尔(Intel)希望能够同时在OpenCAPI和Gen-Z上取得成功。其Apache Pass内存模块将采用目前出货中SSD所用的3DXP芯片，并预计在明年开始出货。
英特尔的3DXP芯片支持DRAM与闪存间的延迟，并可提高容量。Apache Pass模块预计将使用DD4或DDR5接口，并可能包括一些英特尔的专有协议。
JEDEC和SNIA的JESD248 DDR4 NVDIMM-N标准荣获最佳展品奖。该标准定义了NAND闪存模块——预计接下来将获得许多公司采用，以扩展内部存储器数据库或提供新的快取层。
预计2019年导入商用
Gen-Z将免费与联盟成员分享支持基本读/写操作的RTL，可用于控制器、交换机和网桥。展会中也将展示采用程序代码的FPGA。
目前已有一款商用Gen-Z网桥(最初针对处理器专有的一致性连接接口)正开发中，以及至少两款设计分别用于Gen-Z媒体控制器和交换机。
设计人员必须尽快决定是否将Gen-Z嵌入于至少一款处理器中，这些处理器预计要到2020年之后出货，但它们必须在硬件中支持Gen-Z，才能达到最高数据速率和最低延迟。
图3：Gen-Z将改写处理器和内存关系
HPE已经打造出以内存为中心的计算机原型了，采用的即是Gen-Z的早期版本。此外，该联盟也为多家公司认可的连接器加以定义。HPE研究人员兼Gen-Z创办人之一的Michael Krause表示：“它虽然不是一个巨大的生态系统，但正在成长中。”
从2011年开始的这项工作最初集中于智能手机，如今则看到服务器以及其他的数据中心设备成为更有利润的目标。HPE的另一个动机是为其新型内存——忆阻器在寻找新市场之前预先铺路。
Krause表示，Gen-Z旨在成为通用的协议，广泛支持读/写、加载/储存以及缓冲区放置和获取。“当算术逻辑单元(ALU)与内存通讯时，我试图让运算回到一开始。这种简单的模式为软件大幅削减开销，而且近来有很多人都在问如何破解内存和储存软件堆栈。”
该联盟最近发布了新版规格，并从芯片和系统设计人员及其客户处获得了反馈。Krause说：“我还曾经与一家银行交谈，发现他们对于Gen-Z内建安全更感兴趣。”
编译：Susan Hong
本文授权编译自EE Times，版权所有，谢绝转载
关注最前沿的电子设计资讯，请关注“电子工程专辑微信公众号”。
